[发明专利]一种实现位填充的并行设计电路无效
| 申请号： | 201010572385.0 | 申请日： | 2010-12-21 |
| 公开（公告）号： | CN102541784A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 左耀华 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 上海东创专利代理事务所(普通合伙) 31245 | 代理人： | 曹立维 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种实现位填充的并行设计电路，包含延迟单元、判断对象重组单元、参照对象重组单元、判断单元、填充单元和累加单元。延迟单元对输入数据进行延迟，判断对象重组单元对经过时钟周期延迟的数据进行重组并输出判断对象。参照对象重组单元对电路输出的数据进行重组并输出参照对象。判断单元根据参照对象，对判断对象重组单元输出的判断对象进行判断，哪些位需要被填充，并输出判断结果到填充单元。填充单元进行位填充操作，并把当前填充的位的个数输出到累加单元，位填充后的结果作为整个电路的运行结果输出。累加单元对被填充的位的个数进行累加，并将结果输出到判断对象重组单元输入端。本发明与传统电路的设计及位填充操作相比，能大大地降低电路中的功耗。 | ||
| 搜索关键词： | 一种 实现 填充 并行 设计 电路 | ||
【主权项】：
一种实现位填充的并行设计电路，其特征在于所述电路包含延迟单元、判断对象重组单元、参照对象重组单元、判断单元、填充单元和累加单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010572385.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种横向运行式地面阳极浇铸系统结构及浇铸小车
- 下一篇：直线机的调节装置
