[发明专利]USB2.0总线与高速智能统一总线的直接接口方法

摘要

本发明公开了一种USB2.0总线与高速智能统一总线的直接接口方法，用于解决现有的USB2.0总线与其他总线互联速率低的技术问题。技术方案是通过设计USB控制器实现对USB标准的解析，正确完整的接收USB2.0总线上的有效数据，通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发；通过高速缓冲存储器实现双向数据的缓冲存储；通过时钟控制模块实现不同速率总线的时钟切换，实现了两种总线数据的高速可靠有效传输。

主权项

一种USB2.0总线与高速智能统一总线的直接接口方法，其特征在于包括以下步骤：(a)以存储转发机制为基础，通过缓冲区的读写时钟切换实现两种不同传输速率总线的互联；在高速逻辑阵列内部开辟收发缓存，根据数据来源自动切换收发缓存的读写时钟；通过设置不同优先级对USB 2.0和高速智能总线资源进行管理，规定从总线接收数据的优先级高于写数据的优先级，当USB2.0总线有数据到达时，总线调度器中状态寄存器USB2.0标志位置位，屏蔽对该端总线的发送数据请求；此时，从高速收发器SerDes接收到的数据将全部存入USB2.0发送缓冲区，USB2.0总线空闲，标志位清零；反之亦然；从而有效避免了总线冲突和数据丢失现象的发生；(b)USB2.0单元向智能总线发送时，通过智能总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制向智能总线发送地址和信号；(c)USB2.0单元通过高速逻辑阵列连续自动接收并判断来自智能总线的允许发送信号和来至其它单元的地址信号，以判定向总线发送信号或者从总线读取USB2.0所需的信息；若向总线发送信号，则按照(b)的流程发送；若需要读取总线信号，则在总线同步信号控制下写入双向存贮器，保存所需总线信号；接收完后，通过选择开关关闭总线同步信号而开通低频同步信号，将读取的总线信号送入智能解码单元进行解码，存贮数据以备使用；(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收；(e)采用大容量双端口高速存储器以避免高速智能总线向USB2.0总线传输数据量大数据丢失的情况，并实现对存储器的读写双工操作；高速逻辑阵列内部模块采用并行块、流水线设计，使得USB2.0总线与智能总线的数据传输的延时最小化。