[发明专利]甚高频全向信标接收系统与高速智能统一总线接口方法有效
| 申请号： | 201010577980.3 | 申请日： | 2010-12-02 |
| 公开（公告）号： | CN102081589A | 公开（公告）日： | 2011-06-01 |
| 发明（设计）人： | 史忠科;贺莹;王闯 | 申请（专利权）人： | 西北工业大学 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 西北工业大学专利中心 61204 | 代理人： | 黄毅新 |
| 地址： | 710072 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种甚高频全向信标接收系统与高速智能统一总线接口方法，用于解决现有的甚高频全向信标接收系统无法直接接入高速智能统一总线的技术问题。技术方案是采用高速双端口RAM缓存数据，设置选择开关切换双端口RAM的高低速读写时钟，采用数据并转串及控制单元将并行信号进行串行转换及控制串行信号向高速智能统一总线的发送，实现了甚高频全向信标接收系统与高速智能统一总线的接口。 | ||
| 搜索关键词： | 甚高频 全向 信标 接收 系统 高速 智能 统一 总线接口 方法 | ||
【主权项】：
一种甚高频全向信标接收系统与高速智能统一总线接口方法，其特征在于包括以下步骤：(1)甚高频全向信标接收系统信号首先通过电平转换单元转换成与高速智能统一总线内部电平一致的信号，并发送至高速智能统一总线编码单元；(2)高速智能统一总线编码单元检测ARINC429总线上是否有数据，当有数据时将并行的32位429字及本部件地址按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存储器等待发送；(3)甚高频全向信标接收系统通过高速逻辑阵列连续自动接收并判断来自高速智能统一总线的允许发送信号；(4)收到允许发送信号后，通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制向高速智能统一总线发送地址和信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西北工业大学，未经西北工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010577980.3/，转载请声明来源钻瓜专利网。
