[发明专利]在具有多个沟槽的半导体基板上形成层的方法有效
| 申请号： | 201010578003.5 | 申请日： | 2010-12-02 |
| 公开（公告）号： | CN102347212A | 公开（公告）日： | 2012-02-08 |
| 发明（设计）人： | 郑钟秀;吴士豪;许志贤;钟嘉麒;曾伟岳 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 北京市德恒律师事务所 11306 | 代理人： | 陆鑫;熊须远 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请描述了一种制造半导体器件的方法。提供具有多个沟槽的基板。该多个沟槽包括具有不同宽度的沟槽。在包括多个沟槽的基板上形成第一层。第一层的形成在叠加在沟槽(例如，宽沟槽)上的区域中在第一层中产生凹陷。在凹陷中形成第二层。第一层被蚀刻，同时第二层保留在凹陷中。该第二层可以防止凹陷区域的厚度进一步减小。在一个实施例中，第一层是多晶硅并且第二层是光刻胶的BARC。 | ||
| 搜索关键词： | 具有 沟槽 半导体 基板上 形成层 方法 | ||
【主权项】：
一种制造半导体器件的方法，包括：提供基板，其中，所述基板包括具有第一宽度的第一沟槽和具有第二宽度的第二沟槽，其中，所述第一宽度大于所述第二宽度；在包括所述第一沟槽和所述第二沟槽的所述基板上形成第一层，其中，所述第一层的形成使得在覆盖所述第一沟槽上的区域中的所述第一层中形成凹陷；在所述凹陷中形成第二层；以及对所述第一层进行蚀刻，其中，在蚀刻所述第一层期间所述第二层保留在所述凹陷中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010578003.5/，转载请声明来源钻瓜专利网。
- 上一篇：用于效率改进的功率模块主动电流管理
- 下一篇：一种涂料及其制备方法和使用方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
