[发明专利]消隐基元屏蔽电路

摘要

本发明涉及消隐基元屏蔽电路。一种消隐基元屏蔽电路具有接收包含消隐基元的数据的检测和处理电路。该检测和处理电路在检测到消隐基元时生成动态消隐信号。接收的数据被延迟且被提供到模式检测器，其成提供到存储器的同步信号和提供到检测和处理电路以及比较器的相位同步信号。该比较器接收来自存储器的参考数据、经延迟的数据以及动态消隐信号。该比较器将参考数据与经延迟的数据进行比较且在不存在来自检测和处理电路的动态消隐信号时从失配的参考数据位和经延迟的数据位生成位误差输出，且在消隐基元处于延迟数据中且存在动态消隐信号时抑制位误差输出的生成。

主权项

一种消隐基元屏蔽电路，包括：存储器，用于存储参考数据且包括生成存储器地址以输出参考数据的存储器控制器；延迟电路，用于接收具有消隐基元的并行数据且生成经延迟的并行数据；模式检测器，用于接收经延迟的并行数据和所选数据模式，且响应于在经延迟的并行数据中对所选数据模式的检测而生成同步信号以及生成表示经延迟的并行数据与所选数据模式之间的相位差的相位同步信号；检测器，用于接收并行数据和相位同步信号，且检测并行数据中的消隐基元的出现，其中该检测器生成用于抑制检测的消隐基元的第一输出信号以及耦合到存储器以用于在消隐基元出现期间抑制从存储器控制器生成存储器地址的第二输出信号；以及比较器，用于接收来自存储器的参考数据、来自延迟电路的经延迟的并行数据、相位差信号以及来自检测器的第一输出信号，且在来自检测器的第一输出信号指示在并行数据中不存在消隐基元时生成位误差输出且在第一输出信号指示在并行数据中存在消隐基元时抑制位误差输出的生成。