[发明专利]一种适用于可编程存储器的递进式译码器有效

专利信息
申请号: 201010594964.5 申请日: 2010-12-20
公开(公告)号: CN102568581A 公开(公告)日: 2012-07-11
发明(设计)人: 杨海钢;秋小强 申请(专利权)人: 中国科学院电子学研究所
主分类号: G11C16/10 分类号: G11C16/10
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 周国城
地址: 100190 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种适用于可编程存储器的递进式译码器,涉及可编程存储器技术,包括译码模块、控制模块和配置模块;充分利用每一级译码的输出,输出分级的译码结果,经过字宽配置模块输出到不同的开关控制单元,完成可编程的译码输出。本发明译码器的字宽配置模块,完成可配置字宽的译码功能,减少了版图面积和连线复杂度。而且不受电路的具体实施方法和电路所采用的逻辑形式的限制,电路结构简单,使用方便。
搜索关键词: 一种 适用于 可编程 存储器 递进 译码器
【主权项】:
一种适用于可编程存储器的递进式译码器,包括译码模块、控制模块和配置模块;其特征在于,译码模块包括反相器,旁路反相器和串联与门;反相器为一普通反相器;旁路反相器有一个输入两个输出,其中一个输出为普通反相器的输出为D,另一个输出和输入相连为E;串联与门有三个输入两个输出,第一级与门的两个输入为两个地址输入,其输出为地址输出D,第二级与门的一个输入为第一级的地址输出,另一个输入为模式输入,其输出为控制输出E;控制模块包括多个传输门:两个输入一个输出,控制输入连接NMOS晶体管的栅极,同时连接一个普通反相器的输入,反相器的输出连接PMOS晶体管的栅极,信号输入连接NMOS晶体管和PMOS晶体管的源极,信号输出连接NMOS晶体管和PMOS晶体管的漏极;配置模块包括三级串联或门、两级串联或门、一级串联或门和普通反相器;三级串联或门有四个输入和四个输出,两个一级输入连接一级的两输入或门,其中一个一级输出连接到一级输出,一级两输入或门的输出连接二级两输入或门的一个输入同时连接到二级输出,另一个输入为二级输入,二级两输入或门的输出连接到三级两输入或门的一个输入端,同时连接到三级输出,另一个输入为三级输入,三级两输入或门的输出为四级输出;二级和一级串联或门的连接结构和三级串联或门连接结构相同;译码模块、配置模块和控制模块的连接如下:译码模块的输出E0连接配置模块的Ei0端口;译码模块的输出E1<1:0>连接配置模块的Ei1<1:0>端口;译码模块的输出E2<3:0>连接配置模块的Ei2<3:0>端口;译码模块的输出E3<7:0>连接配置模块的Ei3<7:0>端口;配置模块的输出Eo0连接控制模块的E0端口;配置模块的输出Eo1<1:0>连接控制模块的E1<1:0>端口;配置模块的输出Eo2<3:0>连接控制模块的E2<3:0>端口;配置模块的输出Eo3<7:0>连接控制模块的E3<7:0>端口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010594964.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top