[发明专利]一种基于FPGA的万兆以太网数据接收校验方法无效
| 申请号： | 201010598038.5 | 申请日： | 2010-12-17 |
| 公开（公告）号： | CN102088334A | 公开（公告）日： | 2011-06-08 |
| 发明（设计）人： | 张磊;白宗元;李静;纪奎;张英文 | 申请（专利权）人： | 天津曙光计算机产业有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 北京安博达知识产权代理有限公司 11271 | 代理人： | 徐国文 |
| 地址： | 300384 天津市西青区华*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于FPGA的万兆以太网数据接收校验方法。校验检测采用“CRC Magic Number”与“Magic Number Add Zero”协同并行操作，2路并行流水数据、仅一个64位CRC-32电路，校验MAC层接收端8条lane的有效数据。检测后对FCS填充物进行剔除操作。借助于本发明的技术方案，能够生成并线速进行10G/b接收、实时进行基于CRC32的校验目的，符合万兆以太网MAC层的数据帧，并无延时的将校验后的数据帧推进到下一总线或缓冲区。 | ||
| 搜索关键词： | 一种 基于 fpga 以太网 数据 接收 校验 方法 | ||
【主权项】：
一种基于FPGA的万兆以太网数据接收校验方法，其特征在于：包含以下步骤：A、上游数据总线或缓冲区数据推进触发状态机启动，进入监测SFD状态；B、检测有效数据流的SFD的前导码，若起始位置在Lane3，则对齐至Lane7；若起始位置在lane7，则直接执行下一步；C、采用“CRC Magic Number”与“Magic Number Add Zero”协同并行校验算法，2路并行流水数据、仅一个64位CRC32电路，校验MAC层接收端8条lane的有效数据，校验后得出帧正确与否的结论；D、数据接收到最后一周期后，若没有上传，之前接受的数据都认为是有效。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津曙光计算机产业有限公司，未经天津曙光计算机产业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010598038.5/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
