[发明专利]一种输出缓冲电路

摘要

本发明涉及一种输出缓冲电路，它包括一串联在一外部电源与地之间的轨至轨输入模块和一与之连接的AB类输出模块，所述第五MOS管的源极和衬底相连，第六MOS管的源极和衬底相连，所述第一MOS管的源极和衬底相连，第二MOS管的源极和衬底相连；所述输出缓冲电路还包括一连接在所述外部电源与第二十九MOS管的栅极之间的第一电压钳位模块和一连接在所述第三十MOS管的栅极与地之间的第二电压钳位模块。本发明通过将第一、第二、第五、第六MOS管的源极和衬底分别短接，从而保证在一定有限的电流时，它们的栅源和栅衬不被击穿；另外，本发明通过在第二十九、第三十MOS管的栅极分别加入第一、第二电压钳位模块，保证它们不被击穿。

主权项

一种输出缓冲电路，它包括一串联在一外部电源与地之间的轨至轨输入模块和一与之连接的AB类输出模块，所述轨至轨输入模块包括第一MOS管、第二MOS管、第五MOS管和第六MOS管，其中，所述第五、第六MOS管的衬底和源极分别相连，它们的栅极分别接收一正输入电压和一负输入电压，所述第一、第二MOS管的衬底和源极分别相连，它们的栅极分别与所述第五、第六MOS管的栅极连接；所述AB类输出模块包括依次串联在所述外部电源与地之间的第二十MOS管、第十八MOS管、第十六MOS管、第十二MOS管和第十MOS管M10、与第十六MOS管并联的第十四MOS管、依次串联在所述外部电源与地之间的第二十九MOS管和第三十MOS管，其中，所述第二十九MOS管的栅极连接至第十八MOS管和第十六MOS管之间，所述第三十MOS管的栅极连接至第十六MOS管和第十二MOS管之间，且所述第二十九MOS管和第三十MOS管的漏极相连，并输出一驱动电压；其特征在于，所述第五MOS管的源极和衬底相连，第六MOS管的源极和衬底相连，所述第一MOS管的源极和衬底相连，第二MOS管的源极和衬底相连；所述输出缓冲电路还包括一连接在所述外部电源与第二十九MOS管的栅极之间的第一电压钳位模块和一连接在所述第三十MOS管的栅极与地之间的第二电压钳位模块。