[发明专利]一种利用FPGA控制DSP程序加载运行的方法无效
| 申请号： | 201010603828.8 | 申请日： | 2010-12-20 |
| 公开（公告）号： | CN102567036A | 公开（公告）日： | 2012-07-11 |
| 发明（设计）人： | 刘升;何健 | 申请（专利权）人： | 西安奇维测控科技有限公司 |
| 主分类号： | G06F9/445 | 分类号： | G06F9/445;G05B19/04 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 710077 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种利用FPGA控制DSP程序加载运行的方法，包括：1.选用带有电源输出使能端EN的芯片来给DSP供电；2.把FPGA的某个IO管脚接到该使能端EN上；将该IO管脚暂命名为IO管脚CONTRL_EN；3.编写FPGA代码，在FPGA加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。本发明具有方法简单，使得电路设计和调试更简单更容易、高灵活性以及可靠性的优点，特别是在有多片DSP和FPGA互联时，便于任意定义DSP之间上电加载顺序和延时时间。这是任何专用芯片都无法实现的。 | ||
| 搜索关键词： | 一种 利用 fpga 控制 dsp 程序 加载 运行 方法 | ||
【主权项】：
一种利用FPGA控制DSP程序加载运行的方法，其特征在于，该方法包括：1】选用带有电源输出使能端EN的芯片来给DSP供电；2】把FPGA的某个IO管脚接到该使能端EN上；将该IO管脚暂命名为IO管脚CONTRL_EN；3】编写FPGA代码，在FPGA加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维测控科技有限公司，未经西安奇维测控科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010603828.8/，转载请声明来源钻瓜专利网。
