[发明专利]用于可调输出数控电源中的高速低耗数字脉宽调制器

摘要

用于可调输出数控电源中的高速低耗数字脉宽调制器，包括预调节逻辑电路、门控时钟逻辑电路、计数比较-延迟混合电路和输出逻辑电路。预调节逻辑电路两个输入端分别接有预调固定占空比命令信号和输入时钟信号，三个输出端接门控时钟逻辑电路、计数比较-延迟混合电路和输出逻辑电路。门控时钟逻辑电路三个输入端与输入时钟信号及预调节逻辑电路的两个输出端相连，其输出端连接有计数比较-延迟混合电路。计数比较-延迟混合电路的三个输入端分别接有输入占空比低位控制命令、预调节逻辑电路和门控时钟逻辑电路的一个输出端。输出逻辑电路输入端连接有预调节逻辑电路、门控时钟逻辑电路、计数比较-延迟混合电路，其输出端为产生的占空比控制信号。

主权项

一种用于可调输出数控电源中的高速低耗数字脉宽调制器，包括：计数比较‑延迟混合电路(1)和输出逻辑电路(2)，其特征是，所述的输出逻辑电路(2)包括第二比较器(21)、RS触发器(22)、第一选择器(23)及第二选择器(24)，所述第一选择器(23)的一个输入端与所述计数比较‑延迟混合电路(1)的计数比较输出端连接，第一选择器(23)的输出端与RS触发器(22)的复位端R连接，RS触发器(22)的置位端S与所述计数比较‑延迟混合电路(1)的延迟信号输出端连接，RS触发器(22)的输出端与第二选择器(24)的一个输入端连接，第二选择器(24)的另一个输入端上连接有预调节逻辑电路(3)，所述的预调节逻辑电路(3)包括分频器(31)、选通器(32)、第二计数器(33)以及第三比较器(34)，所述分频器(31)的输入端用于输入时钟信号(clk)，分频器(31)的输出端与第二计数器(33)的输入端连接，第二计数器(33)的输出端与第三比较器(34)的B端连接，所述选通器(32)的输入端用于输入预调固定占空比命令信号(Vref)，选通器(32)的输出端与第三比较器(34)的A端连接，第三比较器(34)的第一输出端与输出逻辑电路(2)中的第二选择器(24)的一个输入端连接，第三比较器(34)的第二输出端连接有门控时钟逻辑电路(4)，当第三比较器(34)A端的数值大于B端的数值，则第三比较器(34)的第一输出端输出高电平，第三比较器(34)的第二输出端输出低电平，否则，第三比较器(34)的第一输出端输出低电平，第三比较器(34)的第二输出端输出高电平，所述第二比较器(21)的B端用于输入占空比高位控制命令，所述第二比较器(21)的A端与预调节逻辑电路(3)中的选通器(32)的输出端连接，当第二比较器(21)A端的数值大于B端的数值，则第二比较器(21)输出高电平，否则，第二比较器(21)输出低电平，并且，所述的第二比较器(21)输出信号作为第二选择器(24)的控制信号，当第二比较器(21)输出高电平时，第二选择器(24)输出第三比较器(34)的第一输出端信号，当第二比较器(21)输出低电平时，第二选择器(24)输出RS触发器(22)的输出信号，所述第一选择器(23)的另一个输入端与所述预调节逻辑电路(3)中第三比较器(34)的第一输出端连接，第一选择器(23)的控制端与所述预调节逻辑电路(3)中选通器(32)的输出端连接，当选通器(32)输出为全零时，第一选择器(23)输出所述计数比较‑延迟混合电路(1)的计数比较输出端数据，当选通器(32)输出为非全零时，第一选择器(23)输出所述预调节逻辑电路(3)中第三比较器(34)的第一输出端的数据，所述门控时钟逻辑电路(4)的第一输入端与第三比较器(34)的第一输出端连接，门控时钟逻辑电路(4)的第二输入端与第三比较器(34)的第二输出端连接，门控时钟逻辑电路(4)的第三输入端用于输入时钟信号(clk)，并与所述分频器(31)的输入端连接，门控时钟逻辑电路(4)的输出端与所述计数比较‑延迟混合电路(1)中的第一计数器(11)的时钟端连接。