[发明专利]一种多条正则表达式的增量分组方法

摘要

本发明提供了一种多条正则表达式的增量分组方法，在不降低实时性的同时，同样的硬件空间大小，可增加了硬件处理正则式的数量，从而改善了系统工作的硬件处理能力。根据硬件的并行空间的大小，自动进行分组编译，已帮助FPGA实现并行匹配的功能。

主权项

一种多条正则表达式的增量分组方法，其特征在于：步骤如下：A、读取N条正则式；B、生成两两间状态数之和，为增量编译的依据；C、根据两两间状态数之和，采用冒泡法进行排序；D、增量编译前，初始化变量ruler_no＝0，old_ruler_no＝0和i＝0；E、设置第i组的状态阈值，根据硬件板卡上各块空间的大小，设置该组支持状态数的阈值；F、按照步长STEP，以该变量递增方式更新ruler_no；如果(ruler_no+STEP)大于等于n，则ruler_no等于n，如果小于n，则ruler_no设置为(ruler_no+STEP)；G、编译[old_ruler_no，ruler_no)之间规则，得到DFA的状态数；H、此时状态数和该组的状态阈值进行比较，如果小于则判断ruler_no是否等于n，等于则到步骤12保存该组DFA[i]，不等于则返回步骤F；如果等于则到步骤L保存该组DFA[i]；如果大于则进行步骤J；I、ruler_no减1；J、编译[old_ruler_no，ruler_no)之间规则，得到DFA的状态数；K、此时状态数和该组的状态阈值进行比较。如果小于等于则到步骤L保存该组DFA[i]；如果大于则会对步骤J；L、保存该组DFA[i]，保存编译好的合适硬件空间的DFA；M、判断是否结束，当i大于等于硬件空间的最大分组数MAX_GROUP_NUM时，或者所有规则已经编译完成ruler_no等于n时，退出；否则i加1后，继续回到步骤E。