[发明专利]阵列基板的形成方法有效

专利信息
申请号: 201010616932.0 申请日: 2010-12-17
公开(公告)号: CN102543861A 公开(公告)日: 2012-07-04
发明(设计)人: 周政旭 申请(专利权)人: 奇美电子股份有限公司;群康科技(深圳)有限公司
主分类号: H01L21/77 分类号: H01L21/77;H01L21/027
代理公司: 上海专利商标事务所有限公司 31100 代理人: 骆希聪
地址: 中国台湾新竹科学工*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种阵列基板的形成方法,以在不增加掩模数目的前提下取代现有的举离工艺。本方法的特点是,以多段式调整掩模搭配光刻工艺,使形成于保护层上的图案化光阻层具有无光阻区、薄层光阻图案、及厚层光阻图案。接着移除无光阻区的保护层,形成接触孔分别露出薄膜晶体管的漏极与储存电容的上电极。接着灰化薄层光阻图案,以露出像素区的保护层。接着选择性沉积导电层于露出的保护层及接触孔的底部与侧壁上,再移除残留的厚层光阻图案。
搜索关键词: 阵列 形成 方法
【主权项】:
一种阵列基板的形成方法,包括:分别形成一薄膜晶体管、一像素区、及一储存电容于一基板上;形成一保护层于该薄膜晶体管、该像素区、及该储存电容上;形成一第一光阻层于该保护层上;以一第一多段式调整掩模进行一光刻工艺,图案化该第一光阻层以形成一第一无光阻区域、一第一薄层光阻图案、及一第一厚层光阻图案,其中该第一无光阻区域实质上对应该薄膜晶体管的部分漏极与部分该储存电容,该第一薄层光阻图案实质上对应该像素区、且该第一厚层光阻图案实质上对应该薄膜晶体管的部分漏极以外的部分;移除对应该第一无光阻区域的该保护层,并露出该薄膜晶体管的部分漏极与部分该储存电容;灰化该第一薄层光阻图案,露出该像素区的该保护层;选择性沉积一导电层于露出的该薄膜晶体管的部分漏极、露出的部分该储存电容、及露出的部分该保护层上;以及移除该第一厚层光阻图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于奇美电子股份有限公司;群康科技(深圳)有限公司,未经奇美电子股份有限公司;群康科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010616932.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top