[实用新型]一种LTE Turbo编码器

摘要

本实用新型公开了一种LTE Turbo编码器，包括：主控制器、内交织器、存储器及RSC编码器；主控制器分别与内交织器、存储器及RSC编码器相连；内交织器与存储器及主控制器相连；存储器与主控制器及内交织器相连，其内部至少包含N个存储单元；RSC编码器与存储器及主控制器相连，其中包括第一RSC单元、第二RSC单元及RSC控制单元。采用本实用新型可以大大的缩短了Turbo编码的处理时间，提高Turbo编码的效率，从而减小LTE链路下行的处理时延，提高LTE数据链路的处理能力；本实用新型装置结构清晰，且可以采用通用的低成本电路器件实现，以低成本实现高效率的Turbo编码运算，因此具有较高的商业价值。

主权项

一种LTE Turbo编码器，其特征在于，包括：主控制器、内交织器、存储器及RSC编码器；所述主控制器分别与所述内交织器、所述存储器及所述RSC编码器相连，其对上述各部分进行控制，产生顺序递增地址并在每一时钟将N个顺序递增地址发送到所述存储器；所述内交织器与所述存储器及所述主控制器相连，其计算出交织地址，并在所述主控制器发送顺序递增地址的同时在每一时钟向所述存储器并行地输出N个交织地址；所述存储器与所述主控制器及所述内交织器相连，其内部至少包含N个存储单元；在所述主控制器的控制下，N个存储单元同时进行写操作，每一存储单元在每一时钟写入1bit数据；其根据接收到的所述主控制器产生的N个顺序递增地址和N个交织地址并行地将本地保存的数据读出并对应地输出到所述RSC编码器中的第一RSC单元和第二RSC单元；所述RSC编码器与所述存储器及所述主控制器相连，其中包括所述第一RSC单元、所述第二RSC单元及所述RSC控制单元；所述第一RSC单元对在每一时钟接收到的N比特未交织数据进行RSC编码后发送到RSC控制单元，第二RSC单元对每一时钟接收到的N比特交织数据进行RSC编码后发送到RSC控制单元，RSC控制单元对第一RSC单元和第二RSC单元发来的数据进行输出控制，在每一时钟同时输出N比特系统码、N比特第一校验码及N比特第二校验码。