[实用新型]一种JPEG图像解码器的VLSI系统结构

摘要

本实用新型公开了一种JPEG图像解码器的VLSI系统结构。它主要包括输入FIFO模块、头码流解析模块、熵解码模块、解量化模块、反zigzag变换模块、反离散余弦变换模块、解采样模块、色域转换模块和显示模块。本实用新型在整体设计上采用了流水线设计，可同时连续处理多幅图像；在熵解码模块中的huffman解码中采用多字节缓冲，解码字长反馈的方式，提高了huffman解码模块的运行速率；在反离散余弦变换模块加入了待解码系数计数表示，结合模块数据结束标志的方法，实现了只有非零系数数据输入，使得单个解码模块的数据输入的周期大大缩短，有效提高了解码速率，很好的改善了整体的解码速度。通过仿真验证，在100MHz时钟频率下，本实用新型可实现800*600分辨率下，每秒60fps的解码效果。

主权项

一种JPEG图像解码器的VLSI系统结构，包括依次连接的输入FIFO模块、熵解码模块、解量化模块、反zigzag变换模块、IDCT反离散余弦变换模块、解采样模块、色域转换模块、显示模块；输入FIFO模块，熵解码模块，解量化模块，解采样模块和显示模块还分别连接到头码流解析模块。