[实用新型]适用于SOC的DCT_IDCT协处理器

摘要

本实用新型提供了一种适用于SOC的DCT_IDCT协处理器，由CP_BRIDGE模块、RAM模块、控制和状态寄存器、DCT_IDCT二维运算模块、DCT_IDCT一维运算模块、输入缓存、输出缓存、clip运算模块及add运算模块组成。本实用新型直接和CPU的协处理器接口相连，不需要额外挂接在AHB或APB总线上，在一定程度上节省了系统的总线资源；有一块用于存放待处理数据和处理结果的RAM，该RAM能够和其它协处理器复用。本实用新型通过合理的复用乘法器和调节运算的周期数，使得本实用新型具有面积小、速度快、功耗低等优点。

主权项

一种适用于SOC的DCT_IDCT协处理器，挂接在CPU的协处理器端口，其特征在于结构如下：CP_BRIDGE模块，与CPU的协处理器端口、RAM模块及控制和状态寄存器连接，用于将CPU的协处理器端口的时序转换为较简的易于集成的接口时序；RAM模块，与CP_BRIDGE模块、输入缓存、输出缓存、clip9运算模块、add运算模块及clip8运算模块连接，用于存放数据；控制和状态寄存器，与CP_BRIDGE模块连接，用于储存控制指令和状态数据；DCT_IDCT一维运算模块，与输入缓存、输出缓存连接，用于进行或列的一维DCT_IDCT运算；输入缓存，与RAM模块及DCT_IDCT一维运算模块连接，用于将行数据和列数据传输到输入DCT_IDCT一维运算模块；输出缓存，与RAM模块及DCT_IDCT一维运算模块连接，用于将经过运算的行数据和列数据写回到RAM模块；clip9运算模块，与RAM模块及add运算模块连接，用于将运算结果规范到-256～255范围之内，即运算结果保存9个二进制位；add运算模块，与clip9运算模块及clip8运算模块连接，用于在IDCT的结果上加上一个输入的差值；clip8运算模块，与RAM模块及add运算模块连接，用于将运算结果规范到0～255范围之内，即运算结果保存8个二进制位；所述控制和状态寄存器、DCT_IDCT一维运算模块、输入缓存、输出缓存、clip9运算模块、add运算模块及clip8运算模块一起构成DCT_IDCT二维运算模块，用于进行二维DCT_IDCT运算，可选择DCT或IDCT运算，并且可根据要求对结果进行clip和add运算。