[发明专利]具有SiGe沟道的双高k氧化物有效
申请号: | 201080005033.5 | 申请日: | 2010-01-13 |
公开(公告)号: | CN102292800A | 公开(公告)日: | 2011-12-21 |
发明(设计)人: | 罗天英;戈里·V·卡尔韦;丹尼尔·G·特克莱亚布 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/31 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 陆锦华;刘光明 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 描述了一种用于在PMOS器件区域(112、113)中具有硅锗沟道层(21)的单一衬底(15)上集成双栅氧化物(DGO)晶体管器件(50、52)和核心晶体管器件(51、53)的方法和设备,其中,每个DGO晶体管器件(50、52)包括金属栅极(25)、由第二相对高的高k金属氧化物层(24)形成的上栅氧化物区域(60、84)和由第一相对低的高k层(22)形成的下栅氧化物区域(58、84),并且其中,每个核心晶体管器件(51、53)包括金属栅极(25)和仅由第二相对高的高k金属氧化物层(24)形成的核心栅电介质层(72、98)。 | ||
搜索关键词: | 具有 sige 沟道 氧化物 | ||
【主权项】:
一种半导体制造工艺,包括:提供晶片,所述晶片包括具有PMOS器件区域和NMOS器件区域的第一半导体层;至少在所述PMOS器件区域上形成压缩硅锗层;在所述压缩硅锗层上方选择性形成沉积的第一高k电介质层,其中,所述第一高k电介质层由第一电介质材料形成,所述第一电介质材料具有7.0或以上的第一介电常数值;在所述PMOS器件区域中的所述第一高k电介质层上方和在所述NMOS器件区域中的第一半导体层上方,沉积第二高k电介质层,其中,所述第二高k电介质层由第二电介质材料形成,所述第二电介质材料具有比所述第一介电常数值高的介电常数值;以及在所述第二高k电介质层上方沉积一个或多个栅电极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201080005033.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种广式茯苓山药馅月饼
- 下一篇:一种蓝莓钙铁锌硒小馒头的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造