[发明专利]具有SiGe沟道的双高k氧化物有效

专利信息
申请号: 201080005033.5 申请日: 2010-01-13
公开(公告)号: CN102292800A 公开(公告)日: 2011-12-21
发明(设计)人: 罗天英;戈里·V·卡尔韦;丹尼尔·G·特克莱亚布 申请(专利权)人: 飞思卡尔半导体公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/31
代理公司: 中原信达知识产权代理有限责任公司 11219 代理人: 陆锦华;刘光明
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 描述了一种用于在PMOS器件区域(112、113)中具有硅锗沟道层(21)的单一衬底(15)上集成双栅氧化物(DGO)晶体管器件(50、52)和核心晶体管器件(51、53)的方法和设备,其中,每个DGO晶体管器件(50、52)包括金属栅极(25)、由第二相对高的高k金属氧化物层(24)形成的上栅氧化物区域(60、84)和由第一相对低的高k层(22)形成的下栅氧化物区域(58、84),并且其中,每个核心晶体管器件(51、53)包括金属栅极(25)和仅由第二相对高的高k金属氧化物层(24)形成的核心栅电介质层(72、98)。
搜索关键词: 具有 sige 沟道 氧化物
【主权项】:
一种半导体制造工艺,包括:提供晶片,所述晶片包括具有PMOS器件区域和NMOS器件区域的第一半导体层;至少在所述PMOS器件区域上形成压缩硅锗层;在所述压缩硅锗层上方选择性形成沉积的第一高k电介质层,其中,所述第一高k电介质层由第一电介质材料形成,所述第一电介质材料具有7.0或以上的第一介电常数值;在所述PMOS器件区域中的所述第一高k电介质层上方和在所述NMOS器件区域中的第一半导体层上方,沉积第二高k电介质层,其中,所述第二高k电介质层由第二电介质材料形成,所述第二电介质材料具有比所述第一介电常数值高的介电常数值;以及在所述第二高k电介质层上方沉积一个或多个栅电极层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201080005033.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top