[发明专利]在沟槽栅FET的栅电极上形成自对准硅化物的结构和方法有效
申请号: | 201080013846.9 | 申请日: | 2010-03-17 |
公开(公告)号: | CN102365720A | 公开(公告)日: | 2012-02-29 |
发明(设计)人: | 罗伯特·J·普泰尔;詹姆斯·J·墨菲 | 申请(专利权)人: | 飞兆半导体公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 余刚;吴孟秋 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于形成沟槽栅FET的方法包括下面步骤。形成延伸至半导体区域中的多个沟槽。形成沿每个沟槽的相对侧壁并且在半导体区域的位于相邻沟槽之间的台面上延伸的栅极电介质。在每个沟槽中形成通过栅极电介质与半导体区域绝缘的栅电极。在半导体区域中形成第二导电型的阱区。在阱区的上方部分中形成第一导电型的源区。在形成源区之后,在每个沟槽中的栅电极上形成邻接栅极电介质的一部分的自对准硅化物层。栅极电介质防止在半导体区域的位于相邻沟槽之间的台面上形成自对准硅化物层。 | ||
搜索关键词: | 沟槽 fet 电极 形成 对准 硅化物 结构 方法 | ||
【主权项】:
一种沟槽栅FET结构的形成方法,所述方法包括:形成延伸至半导体区域中的多个沟槽;形成沿每个沟槽的相对侧壁且在所述半导体区域的位于相邻沟槽之间的台面上延伸的栅极电介质;在每个沟槽中形成栅电极;在所述半导体区域中形成第二导电型的阱区;在所述阱区的上方部分中形成第一导电型的源区;以及在形成所述源区之后,在每个沟槽中的所述栅电极上形成邻接所述栅极电介质的一部分的包含钴或镍中的至少一种的自对准硅化物层,其中,所述栅极电介质防止在所述半导体区域的位于相邻沟槽之间的所述台面上形成所述自对准硅化物层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司,未经飞兆半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201080013846.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造