[发明专利]存储器系统无效
| 申请号： | 201080041759.4 | 申请日： | 2010-02-05 |
| 公开（公告）号： | CN102511038A | 公开（公告）日： | 2012-06-20 |
| 发明（设计）人： | 初田幸辅;高岛大三郎 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F12/06 | 分类号： | G06F12/06;G06F3/08;G06F12/00;G06F12/02;G06F12/16 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 杨晓光;于静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器系统，包括：多个存储组，每个存储组包括非易失性第一存储单元和作为所述第一存储单元的缓冲存储器的第二存储单元并能够执行所述第一存储单元与所述第二存储单元之间的数据传输；以及多个MPU。对所述存储组之一经由所述第二存储单元在所述主机设备与所述第一存储单元之间的数据传输的第一控制和包括其他存储组的所述第一存储单元的维护控制的第二控制被分配给所述MPU以便由所述MPU独立地执行。 | ||
| 搜索关键词： | 存储器 系统 | ||
【主权项】：
一种存储器系统，包括：多个存储组，每个存储组包括：第一存储单元，其是非易失性的并包括多个作为数据擦除单位的块；第二存储单元，其作为所述第一存储单元的缓冲存储器；第一控制电路，其控制所述第一存储单元的驱动；以及第二控制电路，其控制所述第二存储单元的驱动，以及每个存储组能够在所述存储组中的每个存储组中的所述第一存储单元与所述第二存储单元之间执行数据传输；接口，其连接到主机设备；以及多个MPU，其通过总线连接到所述接口以及所述存储组中的每个存储组的所述第一控制电路和所述第二控制电路，并控制所述存储组中的每个存储组的所述第一控制电路和所述第二控制电路，其中对所述存储组中的至少一个存储组经由所述第二存储单元在所述主机设备与所述第一存储单元之间的数据传输的第一控制和包括其他存储组的所述第一存储单元的维护控制的第二控制被分配给所述MPU以便由所述MPU独立地执行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080041759.4/，转载请声明来源钻瓜专利网。
