[发明专利]逻辑电路和半导体装置有效
| 申请号： | 201080048602.4 | 申请日： | 2010-10-06 |
| 公开（公告）号： | CN102687400A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 盐野入丰;小林英智 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H03K19/096 | 分类号： | H03K19/096;H01L21/822;H01L27/04;H01L29/786;H03K3/037;H03K19/20 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 秦晨 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在时钟门控技术被执行的逻辑电路中，储用功率被降低或者故障被抑制。该逻辑电路包括晶体管，其中，在没有供给时钟信号的时段，当源极端子和漏极端子之间存在电势差时，该晶体管处于截止状态。该晶体管的沟道形成区是使用氧化物半导体形成，在该氧化物半导体中，氢浓度被降低。具体地，氧化物半导体的氢浓度为5×1019(原子/立方厘米)或更低。因此，可以减少晶体管的泄漏电流。结果，在该逻辑电路中，可以实现储用功率的减少以及故障的抑制。 | ||
| 搜索关键词： | 逻辑电路 半导体 装置 | ||
【主权项】：
一种逻辑电路，含有第一时段和第二时段，其中，在所述第一时段，时钟信号被输入，而在所述第二时段，所述时钟信号没有被输入，该逻辑电路包括：晶体管，当在所述第二时段内源端子和漏端子之间存在电势差时，该晶体管处于截止状态，其中，所述晶体管的沟道形成区是使用氧化物半导体形成的，在所述氧化物半导体中，氢浓度为5×1019原子/立方厘米或更低。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080048602.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于在无线网络中配置传输模式的方法
- 下一篇：具有参考电路的多层电路元件
