[发明专利]用于并行处理器的高效断言执行

摘要

本文提供的发明阐述了用于在执行多线程或数据通道的并行处理器中的指令的断言执行机制。执行在并行处理器中的每个线程或数据通道均与一个断言寄存器相关联，该断言寄存器存储一组1位断言。可以使用不同类型的断言设置指令来设置这些断言中的每一个，其中每个断言设置指令都指定一个或多个源操作数，针对该源操作数将执行至少一个操作，并且一个或多个目标断言用于存储该操作的结果。可以通过断言来保护指令，该断言可以影响是否对特定线程执行指令，或者如何对特定线程或数据通道执行指令。

主权项

一种用于访问与线程组相关联的断言信息的计算机实现的方法，所述方法包括：接收用于由所述线程组执行的第一指令，其中所述第一指令指定第一源操作数标识符、操作以及第一目标断言标识符；对于所述线程组中的每一个线程，通过对由所述第一源操作数标识符所标识的第一源操作数中的数据应用所述操作来计算断言结果；以及在第一断言寄存器中存储所述断言结果，所述断言寄存器与所述线程相关联并且由所述第一目标断言标识符所标识，其中对于所述线程组中的每一个线程，所述第一源寄存器以及所述第一断言寄存器不同。