[发明专利]AES加密算法中列混淆过程指令优化方法及其指令集处理器

摘要

本发明涉及一种AES加密算法中列混淆过程指令优化方法及其指令集处理器。本发明为了加速AES算法中列混淆过程，设计了三条新扩展指令：(1)matrixpos＝，，，，用来加速列混淆过程中的对矩阵取位操作；(2)xor4＝，，，，用来加速列混淆过程中的4元异或操作；(3)xor_move，，，，，用来加速列混淆过程中的域内乘法操作。以上3条指令都将在一个时钟周期内完成，而在传统ARM处理器中，则分别需要多个时钟周期，因此新指令起到了加速作用。本发明还根据上述新扩展指令设计了一款与新指令集相对应的专用指令处理器模型——MASIP。该处理器模型在硬件逻辑上实现了上述扩展指令，因此是一款专门针对于AES加密算法中列混淆过程加速的处理器模型。

主权项

一种AES加密算法中列混淆过程指令优化方法，其特征是，在满足不改变指令操作码长度、指令位数以及不影响处理器运行速度的前提下，它的步骤为：1)在执行AES加密/解密算法列混淆运算时，矩阵相乘操作过程中采用多次定位矩阵中数据的位置，即取出matrix[i][j]位置的数据；运算时采用指令matrixpos＝，，，，该指令对基地址存放在通用寄存器src1的矩阵进行取位操作，src2和src3指示目标数据所在的行和列，而src4指示矩阵的总行数或列数，取出的数据将存放在dest表示的通用寄存器中，以上过程在一个时钟周期内完成，从而对列混淆过程中的矩阵取位操作进行了加速；2)在进行矩阵相乘时，新矩阵第i行第j列的元素等于左矩阵的第i行的所有元素与右矩阵第j列的所有元素相乘后相加所得，在AES加密算法中，分组的长度固定为128位，而在列混淆过程中所有的矩阵都是4*4的，因此列混淆过程中的矩阵相乘，需要经常用到四元异或操作来获得变化后矩阵的元素，为此采用指令xor4＝，，，，该指令将src1到src4所表示的通用寄存器中的内容进行异或操作，结果保存在dest所表示的通用寄存器中，以上在一个时钟周期内完成，从而对列混淆过程中的域内乘法运算进行了加速；3)矩阵相乘采用域内相乘法，即采用多项式乘法，在具体实现多项式乘法时，一般都采用异或后移位的基本操作；为了加速该过程，采用指令xor_move，，，，，该指令判断src1与src2相与的结果，如果为1，则对src3和src4进行异或，并将结果保存在src3中；如果为0，则不执行异或操作；在执行以上操作的同时，指令并行完成对src0的移位操作；以上过程在一个时钟周期内完成，从对列混淆过程中的域内乘法运算进行了加速；通过上述三条扩展指令的运行，加速列混淆过程。