[发明专利]时钟发生电路和使用所述时钟发生电路的延迟锁定环有效
| 申请号： | 201110025461.0 | 申请日： | 2011-01-24 |
| 公开（公告）号： | CN102263553A | 公开（公告）日： | 2011-11-30 |
| 发明（设计）人： | 李惠英 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;H03L7/08 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;张文 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种时钟发生电路，包括：多个可变延迟单元，被配置为在从多个延迟控制信号中分配给它们的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，被配置为将关于输入时钟信号具有预定的相位差的参考时钟信号的相位与从多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及延迟控制单元，被配置为基于来自于相位比较单元的比较结果来产生多个延迟控制信号。 | ||
| 搜索关键词： | 时钟 发生 电路 使用 延迟 锁定 | ||
【主权项】：
一种时钟发生电路，包括：多个可变延迟单元，每个单元被配置为在从多个延迟控制信号中相应地分配给它的延迟控制信号的控制下控制输入时钟信号的延迟，并输出多个延迟时钟信号；相位比较单元，所述相位比较单元被配置为将关于所述输入时钟信号具有预定的相位差的参考时钟信号的相位与从所述多个可变延迟单元中的任一个可变延迟单元输出的延迟时钟信号的相位进行比较；以及延迟控制单元，所述延迟控制单元被配置为基于来自于相位比较单元的比较结果来产生所述多个延迟控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110025461.0/，转载请声明来源钻瓜专利网。
- 上一篇：取像模组及其制造方法
- 下一篇：密封线性电动机系统
