[发明专利]改善双层栅MOS结构的中间氧化层厚度均匀性的方法无效
| 申请号： | 201110027914.3 | 申请日： | 2011-01-26 |
| 公开（公告）号： | CN102623339A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 丛茂杰;缪进征;金勤海 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 丁纪铁 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改善双层栅MOS结构的中间氧化层厚度均匀性的方法，其包括如下步骤：在衬底上淀积介质层，所述介质层从下到上依次为下层氧化硅层、氮化硅层和上层氧化硅层；利用光刻定义出沟槽的位置，之后刻蚀所述衬底形成沟槽，并在沟槽内壁生长氧化硅层；第一层多晶硅淀积，填充所述沟槽，之后回刻第一层多晶硅形成第一层多晶硅栅；采用HDP工艺淀积HDP氧化硅层以填充沟槽；采用CMP工艺研磨所述HDP氧化硅层，停止在所述氮化硅层上，接着去除所述氮化硅层；回刻HDP氧化硅层，形成双层栅之间的中间氧化层。采用本发明的方法，有利于形成厚度均匀的中间氧化层。 | ||
| 搜索关键词： | 改善 双层 mos 结构 中间 氧化 厚度 均匀 方法 | ||
【主权项】：
一种改善双层栅MOS结构的中间氧化层厚度均匀性的方法，其特征在于，包括如下步骤：步骤一，在衬底上淀积介质层，所述介质层从下到上依次为下层氧化硅层、氮化硅层和上层氧化硅层；步骤二，利用光刻定义出沟槽的位置，之后刻蚀所述衬底形成沟槽，并在沟槽内壁生长氧化硅层；步骤三，第一层多晶硅淀积，填充所述沟槽，之后回刻所述第一层多晶硅形成第一层多晶硅栅；步骤四，采用HDP工艺淀积HDP氧化硅层以填充沟槽；步骤五，采用CMP工艺研磨所述HDP氧化硅层，停止在所述氮化硅层上，接着去除所述氮化硅层；步骤六，回刻HDP氧化硅层，形成双层栅之间的中间氧化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110027914.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种热磁成像方法及其装置
- 下一篇：背光模组
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
