[发明专利]一种LDPC及其缩短码的高速译码方法有效
| 申请号： | 201110029300.9 | 申请日： | 2011-01-27 |
| 公开（公告）号： | CN102118173A | 公开（公告）日： | 2011-07-06 |
| 发明（设计）人： | 牛毅;马忠松;傅得立 | 申请（专利权）人： | 牛毅 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 安丽 |
| 地址： | 100094*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种LDPC及其缩短码的高速译码方法，本发明以CCSDS为标准对(8176，7154)码型，在较低成本的硬件平台上实现了对高速数据流的译码，解决了长码长的低密度奇偶校验码在高码率下的译码问题。 | ||
| 搜索关键词： | 一种 ldpc 及其 缩短 高速 译码 方法 | ||
【主权项】：
一种LDPC及其缩短码的高速译码方法，其特征在于通过以下步骤进行实现：(1)对译码数据的第i个数据帧进行判断：若输入为LDPC数据，则按所使用的输出数据寄存器的地址将LDPC数据中帧头数据的原码进行存储；并由输出数据寄存器输出前一运算周期中数据帧的帧头数据；若输入为LDPC的缩短码数据，则按所使用的输出数据寄存器的地址将LDPC数据中帧头和填充数数据的原码进行存储；并由输出数据寄存器输出前一运算周期中数据帧的帧头和填充数数据；(2)按照所使用的中间数据寄存器和迭代结果数据寄存器的地址存储第i个数据帧中的有效数据；并由步骤(1)中所述的输出数据寄存器输出前一运算周期中的译码数据；(3)第i个数据帧存储完毕后，对第i个数据帧进行校验节点和变量节点的迭代运算操作；同时对输入的第i+1个数据帧从步骤(1)开始利用不同的输出数据寄存器、中间数据寄存器和迭代结果数据寄存器进行操作；(4)当对第i个数据帧的操作完成并输出后，重新采用对第i个数据帧进行操作的数据寄存器、中间数据寄存器和迭代结果数据寄存器对新到达的数据帧进行操作；在上述步骤中，同时对输入的所有数据帧进行操作，对一个数据帧进行存储后操作所用时间等于对该单个数据帧之后输入的其余各数据帧进行存储所用时间的累加和。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于牛毅，未经牛毅许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110029300.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
