[发明专利]EDMOS晶体管及其制作方法有效
申请号: | 201110029618.7 | 申请日: | 2011-01-27 |
公开(公告)号: | CN102097485A | 公开(公告)日: | 2011-06-15 |
发明(设计)人: | 吴小利 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种EDMOS晶体管及其制作方法,所述晶体管包括:具有深掺杂阱的半导体衬底;位于深掺杂阱内且相邻的第一掺杂阱和第二掺杂阱;位于第一掺杂阱和第二掺杂阱上方的栅介质层;栅极,位于所述栅介质层表面;源区,位于所述第一掺杂阱内;漏区,位于所述第二掺杂阱内,且所述漏区位于第二掺杂阱的远离所述栅极和源区的一侧;轻掺杂区,位于所述第二掺杂阱内,所述轻掺杂区的一个侧面与所述栅极和栅介质层的一个侧面相对,且所述轻掺杂区的另一个侧面与所述漏区之间具有间隙,所述轻掺杂区与第二掺杂阱的导电类型相反;位于所述深掺杂阱表面的层间介质层、源区导电插塞和漏区导电插塞。本发明提高了EDMOS晶体管的关断电压。 | ||
搜索关键词: | edmos 晶体管 及其 制作方法 | ||
【主权项】:
一种EDMOS晶体管,其特征在于,包括:半导体衬底;深掺杂阱,位于所述半导体衬底内;第一掺杂阱,位于所述深掺杂阱内;第二掺杂阱,位于所述深掺杂阱内,且所述第二掺杂阱与所述第一掺杂阱相邻;栅介质层,位于所述第一掺杂阱和第二掺杂阱上方,所述栅介质层部分覆盖所述第一掺杂阱和第二掺杂阱;栅极,位于所述栅介质层表面;源区,位于所述第一掺杂阱内;漏区,位于所述第二掺杂阱内,且所述漏区位于所述第二掺杂阱的远离所述栅极和源区的一侧;轻掺杂区,位于所述第二掺杂阱内,所述轻掺杂区的一个侧面与所述栅极和栅介质层的一个侧面相对,且所述轻掺杂区的另一个侧面与所述漏区之间具有间隙,所述轻掺杂区与第二掺杂阱的导电类型相反;层间介质层,位于所述深掺杂阱表面;源区导电插塞,位于所述源区上的层间介质层内;漏区导电插塞,位于所述漏区上的层间介质层内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110029618.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类