[发明专利]一种基于FPGA的税控专用算法加密卡

摘要

本发明提供一种基于FPGA的税控专用算法加密卡，包括：现场可编程门阵列(以下简称FPGA)芯片、税控专用密码算法芯片、FPGA配置芯片、电源芯片、PCI-IP核。该加密卡通过32位PCI总线与主机进行数据的交互。本发明主要用于税控领域的数据加解密操作，利用FPGA和嵌入式PCI-IP核技术实现了PCI总线的接口逻辑，通过FPGA的状态机控制密码芯片的运行。该加密卡具有速度快、效率高、成本低、功耗小的优点。

主权项

一种基于FPGA的税控专用算法加密卡，其特征在于，硬件包括，FPGA芯片、8片税控专用密码算法芯片SSX12、配置芯片EPCS4、电源芯片1、电源芯片2、40MHz晶体振荡器、程序调试口J2、程序下载口J1、嵌入式PCI‑IP核；其中：FPGA芯片是整个加密卡的核心，在FPGA芯片内部通过嵌入式PCI‑IP核用于与物理上的32位PCI总线相连，实现加密卡与主机的数据传输；FPGA芯片与8片税控专用算法芯片相连实现数据的交互，在FPGA内部设置RAM区实现数据的存储；FPGA芯片内设计状态机实现对算法芯片的逻辑控制；40MHz晶体振荡器与FPGA芯片相连，后者再通过内部的锁相环分频出12MHz时钟供给8个算法芯片，作为算法芯片的工作时钟；配置芯片EPCS4实现加密卡程序的存储，配置芯片EPCS4芯片与FPGA芯片相连，每次上电后FPGA需要读取配置芯片EPCS4里的程序进行加密卡的配置与初始化；程序下载口J1、程序调试接口J2、电源芯片1、电源芯片2的作用为加密卡提供工作电压；加密卡业务流程如下：1)通过上层软件设置好需要传送的待加密或解密的数据包，设置FPGA的相关命令；2)启动数据传输，将数据包通过PCI总线依次传入FPGA的RAM区；3)待所有数据包传输完成后，FPGA设置相关进程，启动状态机，FPGA指定8片算法芯片中的任意一片或几片开始工作，之后数据传给相应的算法芯片；4)各算法芯片SSX12开始工作，此时FPGA等待运算的完成；5)各算法芯片运算完成后再在状态机的控制下将加密或解密后的数据传回到RAM区相应的地址范围内，待所有数据传完之后状态机产生中断信号，FPGA之后通过PCI总线将运算完成的数据传回到PC机，至此完成了加密卡的一次业务流程。