[发明专利]PLL电路

摘要

本发明提供一种无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。在该PLL电路中，具备对来自VCO(1)的输出频率Fout进行分频而与基准信号进行相位比较，将相位差作为控制电压而反馈到VCO(1)的PLL IC(2)，控制电路(6)能够精细地设定基准频率Fref和DDS电路(5)中的输出频率Fdds这双方频率，通过两者的组合，在DDS电路(5)中生成针对Fref及其倍频频率的Fdds的重叠频率，利用第1AMP(7)进行放大，通过可变滤波器(8)选择所期望的Fdds(希望)，利用第2AMP(9)进行放大而作为基准信号供给到PLL IC(2)中，控制电路(6)将分频比N也供给到PLL IC(2)中。

主权项

一种PLL电路，具有电压控制振荡器和相位比较单元，该相位比较单元对所述电压控制振荡器的输出进行分频而与基准信号的相位进行比较，将基于相位差的信号作为所述电压控制振荡器的控制电压而输出，该PLL电路的特征在于，具有：基准振荡器，根据基准频率选择信号将基准频率设为可变并输出；DDS电路，根据所输入的基准频率按照来自外部的输出指示信号而输出输出信号，并且还输出针对所述基准频率以及该频率的倍频频率的输出信号的重叠信号；第1放大器，利用从外部输入的第1放大设定值对来自所述DDS电路的输出信号进行放大；可变滤波器，按照从外部输入的可变频率设定值将频率通过频带设为可变，而使来自所述第1放大器的输出信号通过；第2放大器，利用从外部输入的第2放大设定值对来自所述可变滤波器的输出信号进行放大，并作为基准信号而输出到所述相位比较单元；以及控制电路，如果输入了将所述基准信号设为所希望的频率的指示信号，则向所述基准振荡器输出对应于该指示信号的基准频率选择信号，向所述DDS电路输出对应于该指示信号的输出指示信号，向所述第1放大器输出对应于该指示信号的第1放大设定值，向所述可变滤波器输出对应于该指示信号的可变频率设定值，向所述第2放大器输出对应于该指示信号的第2放大设定值，向所述相位比较单元输出分频比。