[发明专利]输出电路、数据驱动器及显示装置

摘要

提供能应对高速动作并能抑制输出级的贯通电流的输出电路、数据驱动器及显示装置。包括差动放大级、输出放大级、放大加速电路、电容连接控制电路。输出放大级包括在输出端子和第1、第2电源之间连接且栅极与差动放大级的第1、第2输出连接的两个晶体管。放大加速电路包括连接在第1、第2输出和输出端子之间的两组开关和晶体管。电容连接控制电路包括：一端与输出端子连接的两个电容元件；连接在一个电容元件和第1电压供给端子之间的开关；连接在一个电容元件和差动放大级的第1差动对的输出对的一个输出之间的开关；连接在另一电容元件和第2电压供给端子之间的开关；连接在另一电容元件和第2差动对的输出对的一个输出之间的开关。

主权项

一种输出电路，其特征在于，该输出电路包括：将输入信号输入的输入端子；将输出信号输出的输出端子；供给第1电源电压的第1电源端子；供给第2电源电压的第2电压端子；供给第1电压的第1电压端子；差动放大级；输出放大级；放大加速电路；和电容连接控制电路，上述输出放大级包括：第1导电型的第1晶体管，具有分别与第1电源端子和上述输出端子连接的第1和第2端子以及与上述差动放大级的第1输出连接的控制端子；和第2导电型的第2晶体管，具有分别与第2电源端子和上述输出端子连接的第1和第2端子以及与上述差动放大级的第2输出连接的控制端子，上述放大加速电路包括：第1及第2开关；第2导电型的第3晶体管，在上述输出端子和上述差动放大级的上述第1输出之间与上述第1开关以串联方式连接，并将控制端子与上述输入端子连接；和第1导电型的第4晶体管，在上述输出端子和上述差动放大级的上述第2输出之间以串联方式连接，并将控制端子与上述输入端子连接，上述差动放大级包括：第2导电型的第1差动晶体管对，其第1端子被共同连接，第2端子分别与第1、第2节点连接，并具有分别与上述输入端子和上述输出端子连接的控制端子；第1电流源，连接在上述第1差动晶体管对的共同连接的上述第1端子和第2电源端子之间；第1导电型的第1晶体管对，具有与上述第1电源端子共同连接的第1端子和与上述第1及第2节点分别连接的第2端子，并将控制端子彼此共同连接；第2导电型的第2晶体管对，具有与上述第2电源端子共同连接的第1端子和与第3及第4节点分别连接的第2端子，并将控制端子彼此共同连接；第1导电型的第5晶体管，具有与上述第1节点连接的第1端子、与上述差动放大级的上述第1输出连接的第2端子以及接受第1偏电压的控制端子；第2导电型的第6晶体管，具有与上述第3节点连接的第1端子、与上述差动放大级的上述第2输出连接的第2端子以及接受第2偏电压的控制端子；连接在上述第2及第4节点之间的第1联络电路；和连接在上述差动放大级的上述第1及第2输出之间的第2联络电路，上述电容连接控制电路包括：第1端子与上述输出端子连接的第1电容元件；连接在上述第1电容元件的第2端子和第1电压供给端子之间的第3开关；和连接在上述第1电容元件的上述第2端子和上述第1节点及上述第3节点中的一个节点之间的第4开关。