[发明专利]二维游程长度受限约束的块编解码装置及其使用方法

摘要

本发明公开了一种二维游程长度受限约束的块编解码装置和方法，本装置包括编码器和解码器，编码器包括：一维数据流缓冲模块、一维数据分段模块、二维码字生成模块和二维阵列组装模块，上述四个模块依次连接，最后通过其中的二维阵列组装模块输出给二维数据记录装置；解码器包括：二维数据阵列缓冲模块、二维码字划分模块、一维数据字生成模块、一维数据流组装模块，上述四个模块依次连接，最后通过其中的一维数据流组装模块输出。本发明提供的二维RLL(1，3)编码，适用于将数据按照二维阵列形式(“页”面方式)记录的数据存储系统。

主权项

二维游程长度受限约束的块编解码装置，其特征在于包括编码器和解码器，所述编码器包括：一维数据流缓冲模块，用于暂时存放一维数据流；一维数据分段模块，用于将一维数据流均匀划分成指定长度的若干相同的数据段，并对每段数据以4比特为一组，将每段数据划分成若干组一维4比特数据字；二维码字生成模块，用于将一维4比特数据根据编解码规则表对应的编码方程编码成4×4阵列的相应二维码字；二维阵列组装模块，用于将二维码字生成模块产生的二维码字根据产生次序，组装成二维数据阵列；上述四个模块依次连接，最后通过其中的二维阵列组装模块输出给二维数据记录装置；所述解码器包括：二维数据阵列缓冲模块，用于暂时存放二维数据记录装置输出的二维数据流；二维码字划分模块，用于将一整页二维数据阵列分组划分成若干4×4二维子阵列数据；一维数据字生成模块，用于将4×4二维子阵列数据转化为一维4比特数据字；一维数据流组装模块，用于将上述若干一维4比特数据字组装成一维用户数据流；上述四个模块依次连接，最后通过其中的一维数据流组装模块输出。