[发明专利]一种半导体结构及其制造方法有效

专利信息
申请号: 201110066929.0 申请日: 2011-03-18
公开(公告)号: CN102683210B 公开(公告)日: 2020-01-24
发明(设计)人: 尹海洲;骆志炯;朱慧珑 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/336 分类号: H01L21/336;H01L21/311;H01L29/78;H01L29/06
代理公司: 11370 北京汉昊知识产权代理事务所(普通合伙) 代理人: 朱海波
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体结构的制造方法,包括:提供衬底,在所述衬底上形成有源区,在所述有源区上形成栅堆叠或伪栅堆叠,并在所述栅堆叠或伪栅堆叠两侧形成源极延伸区和漏极延伸区,在所述栅堆叠或伪栅堆叠侧壁形成侧墙,并在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极和漏极;去除源极侧侧墙的至少一部分,使所述源极侧侧墙的厚度小于漏极侧侧墙的厚度;在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成接触层。相应地,本发明还提供一种半导体结构。利于降低源极延伸区的接触电阻,同时还可以降低栅极和漏极延伸区之间的寄生电容。
搜索关键词: 一种 半导体 结构 及其 制造 方法
【主权项】:
1.一种半导体结构的制造方法,该方法包括以下步骤:/na)提供衬底(100),在所述衬底(100)上形成有源区,在所述有源区上形成栅堆叠或伪栅堆叠,在所述栅堆叠或伪栅堆叠两侧形成源极延伸区(110a)以及漏极延伸区(110b),在所述栅堆叠或伪栅堆叠侧壁形成侧墙,以及在所述侧墙和所述栅堆叠或伪栅堆叠外的所述有源区上形成源极(111a)和漏极(111b);/nb)仅在所述源极侧的有源区的上表面形成第一接触层(112a),而在所述漏极侧的有源区的上表面没有形成第一接触层;/nc)形成层间介质层(300),以覆盖所述衬底(100);/nd)刻蚀所述层间介质层(300)以形成接触孔(310),所述接触孔(310)至少暴露漏极侧的部分有源区;/ne)在所述部分有源区上形成第二接触层(112b),所述第二接触层(112b)与栅堆叠的距离大于所述第一接触层(112a)与栅堆叠的距离,所述第二接触层的厚度大于所述第一接触层的厚度。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110066929.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top