[发明专利]基于NMOS的OTP器件的制造方法有效
申请号: | 201110076611.0 | 申请日: | 2011-03-29 |
公开(公告)号: | CN102723275A | 公开(公告)日: | 2012-10-10 |
发明(设计)人: | 胡晓明 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/8247 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于NMOS的OTP器件的制造方法,将现有的基于NMOS的OTP器件中,由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层,改为仅有热氧化生长工艺生长,由此不仅提高了隧穿氧化层的致密度,还可降低隧穿氧化层的厚度,从而有利于提升OTP器件的编程能力和可靠性。 | ||
搜索关键词: | 基于 nmos otp 器件 制造 方法 | ||
【主权项】:
1.一种基于NMOS的OTP器件的制造方法,其特征是,包括如下步骤:第1步,在具有p阱的硅衬底上先生长一层氧化硅,再淀积一层多晶硅,刻蚀该层多晶硅以氧化硅作为刻蚀终点;刻蚀后剩余的多晶硅作为栅极,剩余的氧化硅作为栅氧化层;在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留;第2步,在多晶硅栅极的仅一侧下方的p阱中以轻掺杂漏注入工艺形成n型轻掺杂区,然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层;第3步,采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除;第4步,在多晶硅栅极的侧壁和硅片表面采用热氧化生长工艺生长一层厚度的氧化硅,该层氧化硅作为隧穿氧化层;第5步,在硅片表面淀积一层氮化硅,刻蚀后形成氮化硅侧墙,在氮化硅侧墙的外侧下方的p阱中通过源漏注入工艺形成n型重掺杂区即源漏注入区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110076611.0/,转载请声明来源钻瓜专利网。
- 上一篇:中高频电磁感应加热熔接钢塑复合管连接套件
- 下一篇:呼吸照护设备的控制及通信
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造