[发明专利]一种外差干涉仪的信号处理方法

摘要

一种外差干涉仪的信号处理方法，FPGA采用Span3系列的XC3S1500芯片，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；以100μs为计数周期，分别对两路信号进行计数，每100μs锁存，整周期相位差为N1-N2；以参考信号为标准，将第一个采样计数周期内初始相位差计数值计作n1并锁存，末端相位差计数值计作n2，非整周期相位差计数值为n2-n1；第i个非整周期相位差计数值为ni+1-n1；对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值NTr；采样周期内的相位差为(N1-N2)+(ni+1-n1)/NTr；得到所测位移：L＝λ/2[(N1-N2)+(ni+1-n1)/NTr]，其中λ为激光波长，(i＝1，2，---，n)。本发明可实现相位动态、实时测量，分辨率高。

主权项

一种外差干涉仪的信号处理方法，其特征在于：基于FPGA的整小数相结合相位测量方法，FPGA采用Span3系列的XC3S1500芯片，该芯片的电流最大10mA，电压‑0.5～+3.415V，参考信号与测量信号分别经过高频小功率肖特基二极管，进行斩波处理后获得正半周期信号，然后与FPGA的管脚连接；具体步骤如下：A)整周期相位差计算：以100μs为计数周期，先分别对两路信号进行计数，每100μs锁存，参考信号的计数值为N1，测量信号的计数值为N2，整周期相位差为N1‑N2；B)非整周期相位差测量采用填脉冲法；以参考信号为标准，将第一个采样计数周期内初始相位差计数值计作n1并锁存，末端相位差计数值计作n2，在第一个采样计数周期内，非整周期相位差计数值为n2‑n1；‑‑‑；在第i个采样计数周期内，非整周期相位差计数值为ni+1‑n1；(i＝1，2，‑‑‑，n)C)对参考信号的一个周期进行填脉冲计数，得到该参考信号的整周期内计数值NTr；D)非整周期相位差为(ni+1‑n1)/NTr；(i＝1，2，‑‑‑，n)E)将整周期相位差N1‑N2与非整周期相位差(ni+1‑n1)/NTr送入加法器进行运算得到采样周期内的相位差(N1‑N2)+(ni+1‑n1)/NTr；(i＝1，2，‑‑‑，n)F)将E)获得的相位差[(N1‑N2)+(ni+1‑n1)/NTr]与λ/2相乘即得到所测位移：L＝λ/2[(N1‑N2)+(ni+1‑n1)/NTr]，其中λ为激光波长，λ＝632.8nm。(i＝1，2，‑‑‑，n)