[发明专利]无衬底引出半导体器件的栅介质层陷阱密度的测试方法

摘要

本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法，该半导体器件测试结构为三栅结构，两侧栅窄而中间栅宽，三个栅控制半导体器件测试结构的沟道的不同区域，达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况，得出栅介质各种不同材料、不同工艺下的陷阱分布情况；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试(电荷泵)兼容，简单易操作，非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测，同时，也适用于其他无衬底引出器件。

主权项

一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法，其特征在于半导体器件测试结构为三栅结构，两侧栅窄而中间栅宽，三个栅控制半导体器件测试结构的沟道的不同区域，具体测试方法包括：A)控制半导体器件栅、源端和漏端的偏压设置，使器件沟道产生反型层，且持续一段时间T0，使部分反型层载流子被栅介质陷阱限制，此步骤定义为初始状态；B)依次重复进行下述步骤1)～2)，形成循环一，同时在源端和漏端检测直流电流：1)依次改变各端口偏压设置，使沟道产生的反型层载流子从漏端流出，这个过程共持续T1时间，控制T1长度，使被栅介质层陷阱限制的反型层载流子仍旧被限制，无法移动；2)依次改变各端口偏压设置，使沟道再次形成反型层，同时断开沟道与漏端的通路，此时新形成的反型层载流子的来源是源端，这个过程持续T2时间；C)交换源漏端，重新按照步骤B)测试，根据下述公式计算沟道区反型层载流子密度Qinv： Qinv = ( | Id 1 | + | Is 1 | ) + ( | Id 2 | + | Is 2 | ) 4 q F 1 WL 上式中，Is1/Is2为源端直流电流；Id1/Id2为漏端直流电流；标号1、2分别代表交换源漏端前后的两次测试，W为器件的沟道宽度；L为器件的沟道长度；q为单位电荷电量，q＝1.62×10‑19库仑；F1为此循环的周期频率，F1＝1/(T1+T2)；D)再次进入初始状态，然后重复3)～4)，进行循环二测试，记录源端和漏端的直流电流：3)依次改变各端口偏压设置，使沟道产生的反型层载流子从漏端流出，这个过程共持续T3时间，控制T3时间长度，使被栅介质层陷阱限制的反型层载流子从栅介质中排出，然后流入漏端；4)依次改变各端口偏压设置，使沟道再次形成反型层，同时断开沟道与漏端的通路，此时新形成的反型层载流子的来源是源端，这个过程持续T4时间，E)交换源漏端，重新按照D)步骤测试，根据下述公式计算沟道区反型层载流子密度Qtot： Qtot = ( | Id 3 | + | Is 3 | ) + ( | Id 4 | + | Is 4 | ) 4 qF 2 WL 上式中，Is3/Is4为源端直流电流；Id3/Id4为漏端直流电流；标号3、4分别代表交换源漏端前后的两次测试；W为器件的沟道宽度；L为器件的沟道长度；q为单位电荷电量，q＝1.62×10‑19库仑；F2为此循环的周期频率，F2＝1/(T3+T4)；F)根据循环一测试结果和循环二测试结果，通过计算Qt＝Qtot‑Qinv，得到栅介质层中的陷阱密度。