[发明专利]一种嵌入式高速多通道图像采集与存储系统

摘要

本发明涉及一种嵌入式高速多通道图像采集与存储系统，特别涉及一种用于高速摄像机或摄像机阵列的多通道图像数据流实时采集与存储系统，属于数字图像处理领域。系统由背板、主控制板、一台或者一台以上的摄像机和一个或者一个以上的子板组成，其中每台摄像机通过数据线连接到一个子板上，主控制板和子板均插在背板的不同插槽中，通过背板总线实现相互间的通信。本发明实现了系统中所有摄像机之间的帧同步，对高速的图像数据实时采集，同时可以对图像数据实现无损的高速存储。

主权项

一种嵌入式高速多通道图像采集与存储系统，其特征在于：由背板、主控制板、一台或者一台以上的摄像机和一个或者一个以上的子板组成，其中每台摄像机通过数据线连接到一个子板上，摄像机或者子板的最大数量均为10个，主控制板和子板均插在背板的不同插槽中，通过背板总线实现相互间的通信；摄像机将图像数据以LVDS差分串行信号的方式通过数据线传输到其对应的子板；每个子板由子板控制器、串转并电路、LVDS驱动电路、SDRAM、VGA驱动电路、背板总线控制电路和8个SD卡座构成；其中子板控制器由FPGA实现，FPGA采用模块设计的方法，其程序由Verilog HDL语言进行开发，其硬件逻辑模块包括系统控制模块、系统仲裁模块、图像数据预处理模块、控制命令发送模块、SDRAM控制模块、VGA控制模块、10个PIPO控制模块和8个SD卡控制模块；FPGA中的SDRAM控制模块通过FPGA接口与SDRAM相连接，对SDRAM实现配置、读数据和写数据，SDRAM为子板的帧图像缓存；VGA控制模块通过FPGA接口与VGA驱动电路连接，为VGA驱动电路提供数据和同步配置；串转并电路负责接收摄像机通过数据线传输来的串行信号并将其转换为并行信号送入FPGA的图像数据预处理模块；系统控制模块通过控制命令发送模块为FPGA外部LVDS驱动电路提供控制命令，LVDS驱动电路将控制命令送至摄像机的控制接口，系统控制模块与背板总线控制电路相连；FPGA中图像预处理模块、VGA控制模块和8个SD卡控制模块分别通过一个PIPO控制模块与系统仲裁模块相连，此外SDRAM控制模块和系统控制模块也与系统仲裁模块相连，系统仲裁模块负责协调各个模块对SDRAM中帧数据的操作；FPGA中每个SD控制模块通过SD总线方式分别与一个SD卡座对应相连，实现SD卡座中SD卡的读写和配置操作；主控制板由主板控制器、SDRAM、VGA驱动电路、红外控制电路、背板总线控制电路和USB总线控制电路构成；其中主板控制器由FPGA实现，FPGA采用模块设计的方法，其程序由Verilog HDL语言进行开发，其硬件逻辑模块包括系统控制模块、系统仲裁模块、SDRAM控制模块、VGA控制模块、红外控制模块和PIPO控制模块；FPGA中的SDRAM控制模块通过FPGA接口与SDRAM相连接，对SDRAM实现配置、读数据和写数据，SDRAM为主控制板的帧图像缓存；VGA控制模块通过FPGA接口与VGA驱动电路连接，为VGA驱动电路提供数据和同步配置；红外控制模块与红外控制电路相连，实现系统控制命令的人机接口；系统控制模块与背板总线控制电路相连；SDRAM控制模块和系统控制模块均与系统仲裁模块相连，此外VGA控制模块也通过PIPO控制模块与系统仲裁模块相连；USB控制模块与USB总线控制电路相连，实现与上位机之间的数据通讯；背板包括12个插槽，其中1个用于插接主控制板，10个用于插接子板，另外1个为扩展板插槽，用于对其他应用实现外围扩展；同时背板上带有同步时钟发生电路，采用4个CY2309时钟发生器生成12个严格同步的时钟信号，作为背板总线通讯的时钟分别传输给主控制板、扩展板和子板，主控制板、扩展板和子板以该始终信号作为总线控制模块的时钟驱动源来进行工作；上述子板中FPGA的系统控制模块负责子板所有功能模块之间的状态协调，验证各模块的工作状态和运行情况，同时其内部总线控制状态机保持与主控制板进行通讯，接受主控制板发来的系统同步采集命令，转发对应摄像机中的FPGA控制单元，以实现对图像传感器进行配置，启动数据采集操作；上述子板中的SDRAM作为系统图像数据流的缓冲中心，其存储空间分成三个缓冲区，每个缓冲区保存着一整帧图像数据，其中每两个缓冲区组成一个PIPO缓冲区，由FPGA的系统仲裁模块采用乒乓控制方法进行切换，实现了系统的数据协调；上述子板中FPGA的系统仲裁器模块负责对SDRAM中的数据进行管理，具体过程为：首先将从摄像机传输过来的图像数据写入到SDRAM的一个缓冲区中，当写满一帧后，切换到一个新的缓冲区，而此时将开始将已经写满的一帧图像存储到SD卡中，如此往复循环；SD卡的写入速度大于摄像机数据的传输速度；上述主控制板按照背板总线的通信协议，以数据轮询的方式对系统中所有的子板进行访问控制。