[发明专利]半导体器件

摘要

本发明公开了一种半导体器件，CMOS反向器结合电路由使用SGT的串联连接成2段以上的CMOS反向器所构成。多个CMOS反向器共同使用衬底的源极扩散层。形成在栅极配线上的接触部的构造不同的CMOS反向器交互邻接配置。CMOS反向器彼此以最小间隔配置。CMOS反向器的输出端通过下一段的CMOS反向器的接触部，连接在下一段的CMOS反向器的配线层。本发明可利用SGT形成占有面积小且连接成2段以上的CMOS反向器。

主权项

一种半导体器件，具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路，其特征在于：所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；排列在所述第1列的多个纵型MOS晶体管由形成在第1N+源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P+源极扩散层上的1个或多个第1PMOS纵型晶体管所构成；所述第1N+源极扩散层与所述第1P+源极扩散层彼此邻接而形成；在所述第1N+源极扩散层输入有第1电位，在所述第1P+源极扩散层输入有第2电位；所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线；在所述第1栅极配线的端部，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部；在构成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N+漏极扩散层，在所述第1N+漏极扩散层上，形成有连接所述第1N+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第2接触部；在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P+漏极扩散层，在所述第1P+漏极扩散层上，形成有连接所述第1P+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第3接触部；排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N+源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P+源极扩散层上的1个或多个第2PMOS纵型晶体管所形成；所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线；在所述第2栅极配线上的另一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部；所述第4接触部与所述第1配线层相连接；在构成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部，形成有第2N+漏极扩散层，在所述第2N+漏极扩散层上，形成有连接所述第2N+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第5接触部；在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P+漏极扩散层，在所述第2P+漏极扩散层上，形成有连接所述第2P+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第6接触部；所述第1CMOS反向器与所述第2CMOS反向器交互结合。