[发明专利]半导体封装结构及其制造方法有效
申请号: | 201110127217.5 | 申请日: | 2011-05-09 |
公开(公告)号: | CN102779767A | 公开(公告)日: | 2012-11-14 |
发明(设计)人: | 卓恩民 | 申请(专利权)人: | 群成科技股份有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/56;H01L23/488;H01L23/31 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陈亮 |
地址: | 中国台湾新竹县湖*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体封装结构制造方法,提供一封装载板;形成一导电迹线于封装载板上;形成一介电材料层覆盖导电迹线并暴露出导电接垫以形成一介电材料层基板;设置一芯片于介电材料层基板上并与导电接垫电性连接;形成一封装胶体覆盖芯片与介电材料层基板;移除封装载板以暴露出介电材料层基板的下表面;形成一图案化防焊层于介电材料层基板的下表面,其中部分导电迹线的多个对外导电接点是暴露于图案化防焊层之外;以及形成一金属最终表面处理层于对外导电接点上。一种半导体封装结构亦于此处提出。本发明的方法与结构可提高工艺成品率。 | ||
搜索关键词: | 半导体 封装 结构 及其 制造 方法 | ||
【主权项】:
一种半导体封装结构的制造方法,其特征在于,包含下列步骤:提供一封装载板,其中所述封装载板的至少一表面设置一可剥离金属层;形成一第一导电迹线于所述可剥离金属层上,其中所述第一导电迹线环绕于一芯片承载区域的周围,且所述第一导电迹线含有多个导电接垫设置于其上;形成一介电材料层覆盖所述第一导电迹线与所述可剥离金属层,并露出所述多个导电接垫的上表面,以形成一介电材料层基板;设置一芯片于所述介电材料层基板上并位于所述封装载板的所述芯片承载区域上方,且电性连接所述芯片的主动面与所述多个导电接垫;形成一封装胶体覆盖所述芯片与所述介电材料层基板的上表面;移除所述封装载板以暴露出所述介电材料层基板的下表面;形成一图案化防焊层于所述介电材料层基板的下表面,其中部分所述第一导电迹线的多个对外导电接点暴露于所述图案化防焊层之外;以及形成一第一金属最终表面处理层于所述多个对外导电接点上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群成科技股份有限公司,未经群成科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110127217.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种新的包装肠外营养注射液的双室输液袋
- 下一篇:应用于连接器的滤波电路
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造