[发明专利]测试时钟装置及测试方法有效
| 申请号： | 201110138637.3 | 申请日： | 2011-05-26 |
| 公开（公告）号： | CN102323530A | 公开（公告）日： | 2012-01-18 |
| 发明（设计）人： | 刘贤兵 | 申请（专利权）人： | 北京星网锐捷网络技术有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 刘芳 |
| 地址： | 100036 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种测试时钟装置及测试方法。其中，装置包括：上频偏时钟电路，用于产生频率值为待测芯片所限定的时钟频率的上限值的上限时钟信号；下频偏时钟电路，用于产生频率值为待测芯片所限定的时钟频率的下限值的下限时钟信号；电压调整电路，与上频偏时钟电路和下频偏时钟电路连接，用于分别调整上限时钟信号和下限时钟信号的电压幅度；选通切换电路，与上频偏时钟电路和下频偏时钟电路连接，用于将上限时钟信号和下限时钟信号其中之一提供给待测芯片，以对待测芯片进行测试。采用本发明技术方案，可以提供各种极限时钟信号，使得可以在极限时钟条件下对待测芯片进行测试，以更加全面的对待测芯片进行测试。 | ||
| 搜索关键词： | 测试 时钟 装置 方法 | ||
【主权项】：
一种测试时钟装置，其特征在于，包括：上频偏时钟电路，用于产生频率值为待测芯片所限定的时钟频率的上限值的上限时钟信号；下频偏时钟电路，用于产生频率值为所述待测芯片所限定的时钟频率的下限值的下限时钟信号；电压调整电路，与所述上频偏时钟电路和所述下频偏时钟电路连接，用于分别调整所述上限时钟信号和所述下限时钟信号的电压幅度；选通切换电路，与所述上频偏时钟电路和所述下频偏时钟电路连接，用于将所述上限时钟信号和所述下限时钟信号其中之一提供给所述待测芯片，以对所述待测芯片进行测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京星网锐捷网络技术有限公司，未经北京星网锐捷网络技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110138637.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种三相并网逆变单元
- 下一篇：花键衬套的清扫装置及其组装工件夹具
