[发明专利]快速傅立叶变换蝶型运算处理装置及数据处理方法无效
| 申请号： | 201110142275.5 | 申请日： | 2011-05-30 |
| 公开（公告）号： | CN102810086A | 公开（公告）日： | 2012-12-05 |
| 发明（设计）人： | 亓中瑞;陈杰;张浩 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/14 | 分类号： | G06F17/14 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明 |
| 地址： | 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了快速傅里叶变换蝶形运算处理装置及方法，包括：实数加法器模块、延迟及常数乘法器模块、实数乘法器模块、实数加法器及延迟控制模块。本发明实施例公开的快速傅里叶变换蝶形运算处理装置，采用实数乘法器、实数加法器和延迟及常数乘法器的组合，完成快速傅立叶变换蝶型单元的一条分支运算，由于采用了流水线设计结构思想，因此设计出的硬件具有时序紧凑，资源利用率高，速度快、扩展灵活等优点，并且可以应用在基2、基4或基8的运算场合。 | ||
| 搜索关键词： | 快速 傅立叶 变换 运算 处理 装置 数据处理 方法 | ||
【主权项】：
一种快速傅里叶变换蝶形运算处理装置，其特征在于，包括：实数加法器模块，用于依据预先设定的处理原则，将待处理数据的实部和虚部相加；延迟及常数乘法器模块，用于当预先设定的基数为8时，对所述相加的结果进行延迟或加乘处理，当预先设定的基数为2或4时，对所述相加得到的结果不做处理；实数乘法器模块，用于将所述延迟及常数乘法器模块中得到的结果的实部和虚部分别与旋转因子的实部和虚部相乘；实数加法器及延迟控制模块，用于根据所述预先设定的处理原则，将与所述旋转因子相乘后得到的乘积进行相加，得到处理结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110142275.5/，转载请声明来源钻瓜专利网。
- 上一篇：烫金设备和烫金方法
- 下一篇：一种高牢度镀铝聚丙烯薄膜及其生产工艺
