[发明专利]一种改善后栅极PMOS负偏压温度不稳定性的方法无效
申请号: | 201110150718.5 | 申请日: | 2011-06-07 |
公开(公告)号: | CN102420117A | 公开(公告)日: | 2012-04-18 |
发明(设计)人: | 谢欣云;黄晓橹;陈玉文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性的方法,是在高介电常数栅电介质金属栅电极叠层的后栅极制程中:形成一高介电常数栅电介质层并于该层上沉积一层附加样本栅极材料,之后刻蚀附加样本栅极材料及高介电常数栅电介质层;在附加样本栅形成之后且在源漏离子注入进行热处理之前,通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域;进行源漏离子注入并实施热处理;以绝缘层覆盖PMOS器件及其附加样本栅,并对绝缘层进行表面研磨处理;刻蚀掉附加样本栅并在原处形成沟槽,在沟槽中沉积第一金属层;在第一金属层上沉积填充第二金属层。本发明有效改善了PMOS的负偏压温度不稳定性效应。 | ||
搜索关键词: | 一种 善后 栅极 pmos 偏压 温度 不稳定性 方法 | ||
【主权项】:
一种改善后栅极PMOS负偏压温度不稳定性的方法,其特征在于,在高介电常数栅电介质金属栅电极叠层的后栅极制程中,包括:形成一高介电常数栅电介质层并于该高介电常数栅电介质层上沉积一层附加样本栅极材料,之后刻蚀附加样本栅极材料,以形成MOS器件的栅电介质层及覆盖在栅电介质上的附加样本栅;在附加样本栅形成之后且在源漏离子注入进行热处理之前,通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域;进行源漏离子注入并实施热处理,使氟离子或含氟化合物进入高介电常数栅电介质层,以在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键;以绝缘层覆盖PMOS器件及其附加样本栅,并对绝缘层进行表面研磨处理直至绝缘层中外露出附加样本栅;刻蚀掉附加样本栅并在原附加样本栅处形成沟槽,然后在沟槽中沉积第一金属层,同时通过对其表面进行研磨处理来研磨掉多余的金属;在第一金属层上沉积填充第二金属层,同时通过对其表面进行研磨处理来研磨掉多余的金属。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110150718.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造