[发明专利]一种基于FPGA的硬件时间戳实现方法无效

专利信息
申请号: 201110152451.3 申请日: 2011-06-09
公开(公告)号: CN102215078A 公开(公告)日: 2011-10-12
发明(设计)人: 吴维宁;奚后玮;蒋元晨;范志刚;吴军民;吴鹏;张小建;黄治;王向群;黄在朝;孙洪雷;吴明 申请(专利权)人: 国网电力科学研究院
主分类号: H04J3/06 分类号: H04J3/06
代理公司: 南京知识律师事务所 32207 代理人: 汪旭东
地址: 210003 *** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种基于FPGA的硬件时间戳实现方法,用于实现网络数据的高精度时间戳的获取,属IEEE1588网络时间同步系统方面的创新。该方法通过使用VHDL语言对FPGA编程实现IEEE1588时间戳的获取以及可调晶振的频率调整,时间戳精度达到8ns。处理器可将FPGA获取的时间戳取出并插入相应IEEE1588数据帧,进而实现全网络精确时钟同步。
搜索关键词: 一种 基于 fpga 硬件 时间 实现 方法
【主权项】:
一种基于FPGA的硬件时间戳实现方法,其特征在于:FPGA处于交换芯片和物理层芯片之间,其通过介质无关接口MII分别与交换芯片和物理芯片层连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国网电力科学研究院,未经国网电力科学研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110152451.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top