[发明专利]一种SRAM存储器

摘要

本发明公开了一种SRAM存储器，包括由第一至第六P型MOS管(P1-P6)、第一至第四N型MOS管(N1-N4)构成的存储单元。所述第三P型MOS管(P3)和第四P型MOS管(P4)的栅极均与字线非信号相连，所述第三P型MOS管(P3)通过其源极和漏极连接于第一访问节点(A)和第一存储节点(Q)之间，所述第四P型MOS管(P4)通过其源极和漏极连接于第二访问节点(B)和第二存储节点(NQ)之间。所述第五P型MOS管(P5)的漏极与所述第一N型MOS管(N1)的漏极连接，所述第六P型MOS管(P6)的漏极与所述第二N型MOS管(N2)的漏极连接。本发明能够有效的降低静态的漏电电流从而降低整体的功耗，并且极大的增强了存储单元的稳定性。

主权项

一种SRAM存储器，包括由第一至第六P型MOS管(P1‑P6)、第一至第四N型MOS管(N1‑N4)构成的存储单元，其中所述第一P型MOS管(P1)的栅极与所述第二N型MOS管(N2)的漏极连接于第二存储节点(NQ)，所述第二P型MOS管(P2)的栅极与所述第一N型MOS管(N1)的漏极连接于第一存储节点(Q)；所述第一P型MOS管(P1)的源极与所述第二P型MOS管(P2)的源极均连接高电源电平；所述第一P型MOS管(P1)的漏极与所述第五P型MOS管(P5)的源极连接于第一访问节点(A)，所述第二P型MOS管(P2)的漏极与所述第六P型MOS管(P6)的源极连接于第二访问节点(B)；所述第一N型MOS管(N1)的栅极与第五P型MOS管(P5)的栅极连接，所述第二N型MOS管(N2)的栅极与所述第六P型MOS管(P6)的栅极连接；所述第五P型MOS管(P5)的漏极与所述第一N型MOS管(N1)的漏极连接，所述第六P型MOS管(P6)的漏极与所述第二N型MOS管(N2)的漏极连接；所述第一N型MOS管(N1)和第二N型MOS管(N2)的源极均连接低电源电平；所述第三N型MOS管(N3)和第四N型MOS管(N4)的栅极均连接字线信号，所述第三N型MOS管(N3)通过其源极和漏极连接于位线信号和第一访问节点(A)之间，所述第四N型MOS管(N4)通过其源极和漏极连接于位线非信号和第二访问节点(B)之间；所述第三P型MOS管(P3)和第四P型MOS管(P4)的栅极均相连字线非信号，所述第三P型MOS管(P3)通过其源极和漏极连接于第一访问节点(A)和第一存储节点(Q)之间，所述第四P型MOS管(P4)通过其源极和漏极连接于第二访问节点(B)和第二存储节点(NQ)之间。