[发明专利]多CELL处理器构建的并行计算阵列架构无效

专利信息
申请号: 201110158862.3 申请日: 2011-06-14
公开(公告)号: CN102184093A 公开(公告)日: 2011-09-14
发明(设计)人: 周学功;王伶俐;曹伟;叶晓敏 申请(专利权)人: 复旦大学
主分类号: G06F9/38 分类号: G06F9/38;G06F9/50;G06F15/16
代理公司: 上海正旦专利代理有限公司 31200 代理人: 陆飞;盛志范
地址: 200433 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于FPGA和并行计算阵技术领域,具体为一种多CELL处理器构建的并行计算阵列架构。本发明利用CELL中现有的宽带引擎接口,将多个CELL处理器连接起来形成阵列,通过软件配置实现该阵列内部内存耦合以及与外部的非耦合的I/O传输及负载的平衡。在软件配置方面,首先利用CELL处理器的内存耦合CELL宽带引擎接口BIF协议,让阵列中每个CELL处理器通过IOIF0连接到阵列中其余的CELL处理器;其次通过优化调度算法,将运算负载在阵列中的CELL处理器之间进行调度,实现负载平衡。本发明在多个CELL处理器之间实现并优化线程调度,提高各个CELL处理器的利用率,平衡负载,并尽量减小功耗。
搜索关键词: cell 处理器 构建 并行 计算 阵列 架构
【主权项】:
一种多CELL处理器构建的并行计算阵列架构,其特征在于由多CELL处理器构建的而成,并重新定义CELL处理器之间的连接模式、CELL处理器之间的通信模式、CELL处理器之间的线程调度及负载平衡模式;其中:所述连接模式,是将多个CELL处理器,通过宽带引擎接口,连接起来组成阵列;所述通信模式,是通过宽带引擎接口BIF协议进行CELL处理器之间的内存耦合,并进行CELL处理器之间的通信;所述线程调度及负载平衡模式,是将原有的单个CELL多线程执行过程,通过软件分解为多任务多程序,分配并调度到CELL阵列上执行,实现大规模数据并行计算。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110158862.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top