[发明专利]半导体装置和存储卡无效
| 申请号： | 201110159558.0 | 申请日： | 2007-12-27 |
| 公开（公告）号： | CN102214643A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 儿玉亲亮;伊东干彦 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 高科 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置和具有该半导体装置的存储卡，该半导体装置包括：封装衬底；第一半导体芯片至第四半导体芯片，具有长方形的上表面，沿一个长边设置有多个焊盘；以及上述第一半导体芯片和上述第二半导体芯片以使未设置上述焊盘的长边彼此接触的方式在上述封装衬底上并列配置，上述第三半导体芯片和上述第四半导体芯片以使未设置上述焊盘的长边彼此接触、且使上述第三半导体芯片和上述第四半导体芯片的短边与上述第一半导体芯片和上述第二半导体芯片的短边交叉的方式并列地层叠在上述第一半导体芯片和上述第二半导体芯片上。 | ||
| 搜索关键词： | 半导体 装置 存储 | ||
【主权项】：
一种半导体装置，其特征在于，包括：封装衬底；以及第一半导体芯片至第四半导体芯片，具有长方形的上表面，沿一个长边设置有多个焊盘，上述第一半导体芯片和上述第二半导体芯片以使未设置上述焊盘的长边彼此接触的方式在上述封装衬底上并列配置，上述第三半导体芯片和上述第四半导体芯片以使未设置上述焊盘的长边彼此接触、且使上述第三半导体芯片和上述第四半导体芯片的短边与上述第一半导体芯片和上述第二半导体芯片的短边交叉的方式并列地层叠在上述第一半导体芯片和上述第二半导体芯片上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110159558.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种处理求救信息的方法和系统
- 下一篇：半导体装置
- 同类专利
- 专利分类
