[发明专利]DDR内存条的应变测试分析系统无效
申请号: | 201110198924.3 | 申请日: | 2011-07-16 |
公开(公告)号: | CN102881335A | 公开(公告)日: | 2013-01-16 |
发明(设计)人: | 施杰;刘椿峰 | 申请(专利权)人: | 施杰 |
主分类号: | G11C29/56 | 分类号: | G11C29/56 |
代理公司: | 靖江市靖泰专利事务所 32219 | 代理人: | 陆平 |
地址: | 214500 江苏省泰州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | DDR内存条的应变测试分析系统,包括传感器、程控信号放大器、模拟滤波器所组成。可控供桥电路、传感器、程控信号放大器、模拟滤波器、16位模拟至数字转换器顺序串联,组成信号前端处理部分;减法器、16位数字至模拟转换器串联后与比较器并联,组成平衡电路;16位模拟至数字转换器分两并联支路DSP数据处理、DDR内存,两并联支路DSP数据处理、DDR内存的另一端与UART转USB12相连;所述的UART转USB、USB数据传输、计算机信号测试分析软件顺序串联。本发明通过DDR内存可将缓存容量大幅提升且能保证存储速率,满足高频率下的数据存储。 | ||
搜索关键词: | ddr 内存条 应变 测试 分析 系统 | ||
【主权项】:
DDR内存条的应变测试分析系统,包括传感器(2)、程控信号放大器(3)、模拟滤波器(4)所组成,其特征在于:可控供桥电路(1)、传感器(2)、程控信号放大器(3)、模拟滤波器(4)、16位模拟至数字转换器(8)顺序串联,组成信号前端处理部分;减法器(5)、16位数字至模拟转换器(6)串联后与比较器(7)并联,组成平衡电路;16位模拟至数字转换器(8)分两并联支路DSP数据处理(9)、DDR内存条(11),两并联支路DSP数据处理(9)、DDR内存条(11)的另一端与UART转USB(12)相连;所述的UART转USB(12)、USB数据传输(13)、计算机信号测试分析软件(14)顺序串联;计算机信号测试分析软件(14)、USB数据传输(13)、UART转USB(12)、单片机控制器(10)、可控供桥电路(1)顺序串联;程控信号放大器(3)、减法器(5)与16位数字至模拟转换器(6)串联、比较器(7)、16位模拟至数字转换器(8)、 DSP数据处理(9)、DDR内存条(11)并联于单片机(10)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于施杰,未经施杰许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110198924.3/,转载请声明来源钻瓜专利网。
- 上一篇:用于制造热塑性塑料空心体的方法
- 下一篇:木塑组合门