[发明专利]一种制造薄膜晶体管的方法无效
申请号: | 201110208119.4 | 申请日: | 2011-07-19 |
公开(公告)号: | CN102254860A | 公开(公告)日: | 2011-11-23 |
发明(设计)人: | 林武雄;李明贤 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L29/786 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 曾红 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种制造薄膜晶体管的方法,包括下列步骤:形成一栅极于一基板上;形成栅绝缘层于栅极上;连续沉积一半导体膜与一保护膜于栅绝缘层上;形成一光阻图案于保护膜上;以光阻图案为罩幕,蚀刻保护膜与半导体膜以在栅极上方形成通道区;灰化处理光阻图案以缩减光阻图案并暴露出部分保护膜;蚀刻以移除暴露出部分保护膜并暴露出位于下方的通道区;形成源极和漏极于栅绝缘层与通道区之上,并分别与通道区的两端电性连接;移除所述保护膜外侧暴露的通道区部分。采用本发明可以通过灰化处理,利用光阻进行重蚀刻,减少掩膜使用的数量,以简化制程并节约成本。 | ||
搜索关键词: | 一种 制造 薄膜晶体管 方法 | ||
【主权项】:
一种制造薄膜晶体管的方法,其特征在于,包括下列步骤:形成一栅极于一基板上;形成栅绝缘层于所述栅极上;连续沉积一半导体膜与一保护膜于所述栅绝缘层上;形成一光阻图案于所述保护膜上;以所述光阻图案为罩幕,蚀刻所述保护膜与所述半导体膜以在所述栅极上方形成通道区;灰化处理所述光阻图案以缩减所述光阻图案并暴露出部分所述保护膜;蚀刻以移除暴露出部分所述保护膜并暴露出位于下方的所述通道区;形成源极和漏极于所述栅绝缘层与所述通道区之上,并分别与所述通道区的两端电性连接;以及移除所述保护膜外侧暴露的所述通道区部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110208119.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种多用工具
- 下一篇:实现特厚板坯低拉速浇注与连铸保护渣消耗匹配的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造