[发明专利]与CMOS工艺兼容的槽屏蔽共面带状线

摘要

本发明提供一种带状线，所述带状线包括：接地层，在上述衬底上方延伸穿过多个介电层；信号线，在上述衬底的上方，并且位于上述接地层的一侧；第一多条金属带，在上述信号线的下面，并且位于第一金属层中，其中上述第一多条金属带彼此平行，并且彼此以间隔隔开；以及第二多条金属带，在上述信号线的下面，并且位于上述第一金属层上方的第二金属层中。上述第二多条金属带垂直重叠上述间隔。上述第一多条金属带通过上述接地层电连接于上述第二多条金属带，并且没有通孔物理接触上述第一多条金属带和上述第二多条金属带。本发明还提供了一种与CMOS工艺兼容的槽屏蔽共面带状线。

主权项

一种器件，包括：衬底；以及带状线，所述带状线包括：接地层，在所述衬底上方延伸穿过多个介电层，并且包括位于所述多个介电层中的多条金属线以及位于所述多条金属线之间并将其相互连接的通孔；第一信号线，在所述衬底的上方，并且位于所述接地层的一侧，其中第一信号线具有平行于所述接地层的第二纵向方向的第一纵向方向；第一多条金属带，在所述第一信号线的下面，并且位于第一金属层中，其中所述第一多条金属带彼此平行，并且彼此以间隔隔开；以及第二多条金属带，在所述第一信号线的下面，并且位于所述第一金属层上方的第二金属层中，其中所述第二多条金属带垂直重叠所述间隔，并且所述第一多条金属带通过所述接地层电连接于所述第二多条金属带，并且没有通孔将所述第一多条金属带中的一条和所述第二多条金属带中的一条物理接触。