[发明专利]一种FPGA内连线资源的测试结构及方法

摘要

一种FPGA内连线资源的测试结构，它是一种内建自测试结构，即测试图形生成器TPG、输出响应分析仪ORA和被测电路CUT整个测试结构都由现场可编程门阵列FPGA内部资源构成，它通过编写测试配置程序配置FPGA实现。一种FPGA内连线资源的测试方法，它有六大步骤：一、可编程逻辑模块CLB布局；二、配置测试图形生成器TPG；三、配置输出响应分析仪ORA；四、配置被测电路CUT；五、用现场可编程门阵列FPGA开发平台创建回读文件并运行FPGA，读取ORA中触发器存储的分析结果数据，检测并定位故障；六、重复步骤一至步骤五，根据所测资源调整CLB位置分布及被测电路CUT类型，完成有CLB行列的双长线资源、智能型长线资源，无CLB行列的双长线资源、智能型长线资源的四次配置及最终测试。

主权项

一种FPGA内连线资源的测试结构，其特征在于：它是一种内建自测试结构BIST，其测试图形生成器TPG、输出响应分析仪ORA和被测电路CUT都由现场可编程门阵列FPGA内部资源构成，该整个测试结构将通过编写测试配置程序配置FPGA实现；FPGA的每行每列各有几组TPG与ORA，CUT即为连接TPG与ORA的连线资源；TPG用于提供低电平和高电平激励信号，ORA用于分析经过被测电路CUT后这些信号的输出响应；每组TPG与ORA位于同一个可编程逻辑模块CLB内，其数量由待测连线个数决定；对于没有CLB的行和列，将在额外的配置中利用其它行和列的CLB资源进行测试，时钟信号由外部时钟提供；所述测试图形生成器TPG是：由1个查找表LUT和1个触发器连接而成，查找表LUT与触发器串联连接在一起，触发器的输出一方面反馈回查找表LUT作为输入，另一方面传输给被测连线线段，同时传输给ORA作为其输入；所述输出响应分析仪ORA是：由1个查找表LUT和1个触发器连接而成，查找表LUT与触发器串联连接在一起，输入端与被测电路CUT的终点及测试图形生成器TPG的输出相连；所述被测电路CUT是：由相同类型的连线线段通过开关矩阵及回转矩阵串联而成。