[发明专利]一种防短路失控的电路模块端口布置方法

摘要

本发明涉及一种防短路失控的电路模块端口布置方法，可以简单地解决有关防失控电路核心模块端口(引脚)之间发生短路而引起失控的技术问题，所采取的技术措施是对核心电路模块(IC)端口位置进行安全排列布置。本方法虽然简单，但防止相邻端口(引脚)之间短路失控的效果特好，进一步完善了核心电路模块(IC)防失控的功能和性能，使系统电路具有全面防失控能力。因此，本发明具有重要的实用价值。

主权项

一种防短路失控的电路模块端口布置方法，其特征在于：对核心电路模块(IC)端口位置进行以下某种/某些安全排列布置方法：(1)将传感信号电位输入端口(Vi/VI)与电源正极或负极输入端口(V+/V‑)、或与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但传感信号电位输入端口(Vi/VI)应远离(不能邻近)反相输出控制端口(Vo1/Vo2)和电容放电端口(DIS)排布；(2)将上限基准设置输入端口(VH)与传感信号电位输入端口(Vi/VI)、或与下限基准设置输入端口(VL)、或与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但上限基准设置输入端口(VH)应远离(不能邻近)反相输出控制端口(Vo1/Vo2)和电容放电端口(DIS)及电源正极输入端口(V+)排布；(3)将下限基准设置输入端口(VL)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)、或与电源负极输入端口(V‑)相邻排布，但下限基准设置输入端口(VL)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和优先控制输入端口(VFK)及电源正极输入端口(V+)排布；(4)将正相输出控制端口(Vzo/Vo)或优先控制输入端口(VFK)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与反相输出控制端口(Vo1/Vo2)、或与电源正极输入端口(V+)相邻排布，但正相输出控制端口(Vzo/Vo)或优先控制输入端口(VFK)应远离(不能邻近)下限基准设置输入端口(VL)和电源负极输入端口(V‑)及保显输出/复位输入端口(BER)、或保显输出/模式控制端口(KSR)排布；(5)将反相输出控制端口(Vo1/Vo2/Vo)或电容放电端口(DIS)与下限基准设置输入端口(VL)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)或与正相输出控制端口(Vzo/Vo)、或与电源负极输入端口(V‑)相邻排布，但反相输出控制端口(Vo1/Vo2/Vo)或电容放电端口(DIS)应远离(不能邻近)传感信号电位输入端口(Vi/VI)、上限基准设置输入端口(VH)和优先控制输入端口(VFK)及电源正极输入端口(V+)排布；(6)将保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)与传感信号电位输入端口(Vi/VI)、或与优先控制输入端口(VFK)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与下限基准设置输入端口(VL)、或与电源负极输入端口(V‑)相邻排布，但保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和上限基准设置输入端口(VH)及电源正极输入端口(V+)排布；(7)将计数/定时控制输出端口(Q)与传感信号电位输入端口(Vi/VI)、或与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与输出控制端口(Vo)、或与保显输出/模式控制端口(KSR)、或与电源正极输入端口(V+)、或与电源负极输入端口(V‑)相邻排布；(8)将电源正极输入端口(V+)与正相输出控制端口(Vzo/Vo)、或与优先控制输入端口(VFK)、或与传感信号电位输入端口(Vi/VI)、或与电源负极输入端口(V‑)相邻排布，但电源正极输入端口(V+)应远离(不能邻近)上限基准设置输入端口(VH)、下限基准设置输入端口(VL)、反相输出控制端口(Vo1/Vo2)和保显输出/复位输入端口(BER)及保显输出/模式控制端口(KSR)排布；(9)将电源负极输入端口(V‑)与上限基准设置输入端口(VH)、或与下限基准设置输入端口(VL)、或与传感信号电位输入端口(Vi/VI)、或与反相输出控制端口(Vo1/Vo2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、保显输出/模式控制端口(KSR)相邻排布，但电源负极输入端口(V‑)应远离(不能邻近)正相输出控制端口(Vzo/Vo)和优先控制输入端口(VFK)排布；(10)将高于上限触发输入端口(ViH/ViP)与电源正极输入端口(V+)、或与反相输出控制端口(Vo1/Vo2/Vo)、或与低于上限触发输入端口(ViL)相邻排布，但输出状态置位设置端口(VC)应远离(不能邻近)电源正极输入端口(V+)和电源负极输入端口(V‑)及高于上限触发输入端口(ViH/ViP)排布；(11)将低于上限触发输入端口(ViL)与电源正极输入端口(V+)、或与反相输出控制端口(Vo1/Vo2/Vo)、或与高于上限触发输入端口(ViH/ViP)、或与输出状态置位设置端口(VC)相邻排布，但低于上限触发输入端口(ViL)应远离(不能邻近)电源负极输入端口(V‑)排布；上述排列布置方法，适用于所有需要防止邻近端口短路失控的核心电路模块(IC)，所述的核心电路模块(IC)，可以是与越底反控时基电路相关、或与其功能等效的防失控电路，也可以是各种通用/专用电路、或模拟和数字电路、或单片机电路构成的防失控电路。