[发明专利]双沟槽隔离结构的形成方法有效
| 申请号： | 201110218591.6 | 申请日： | 2011-08-01 |
| 公开（公告）号： | CN102254854A | 公开（公告）日： | 2011-11-23 |
| 发明（设计）人： | 高超 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双沟槽隔离结构的形成方法包括：提供包括衬底硅，掩埋绝缘层和顶层硅的SOI，在顶层硅上形成衬垫层，硬掩膜层和第一掩膜层；以图案化第一掩膜层为掩膜，刻蚀硬掩膜层，衬垫层和部分顶层硅至设定深度，形成第一开口；去除第一掩膜层，在所述硬掩膜层上以及第一开口内形成牺牲层；去除部分牺牲层至暴露出硬掩膜层；在所述硬掩膜层以及牺牲层上形成图案化的第二掩膜层，以图案化的第二掩膜层为掩膜，刻蚀硬掩膜层至暴露出衬垫层，形成第二开口，第二开口区域与第一开口区域部分重叠；去除所述第二掩膜层以及牺牲层；以硬掩膜层为掩膜，同时刻蚀第一开口和第二开口，形成设定深度的第一沟槽和第二沟槽，其中，第一沟槽暴露出掩埋绝缘层，第二沟槽暴露出顶层硅。所述方法避免了第一沟槽和第二沟槽重叠区域的掩埋绝缘层被刻穿的缺陷。 | ||
| 搜索关键词： | 沟槽 隔离 结构 形成 方法 | ||
【主权项】：
一种双沟槽隔离结构的形成方法，包括如下步骤：提供包括衬底硅，掩埋绝缘层和顶层硅的绝缘体上硅，在所述的顶层硅上依次形成衬垫层，硬掩膜层和第一掩膜层；以图案化第一掩膜层为掩膜，刻蚀硬掩膜层，衬垫层和部分顶层硅至设定深度，形成第一开口；去除第一掩膜层，在所述硬掩膜层上以及第一开口内形成牺牲层；去除部分牺牲层至暴露出硬掩膜层；在所述硬掩膜层以及牺牲层上形成图案化的第二掩膜层，以图案化的第二掩膜层为掩膜，刻蚀硬掩膜层至暴露出衬垫层，形成第二开口，第二开口区域与第一开口区域部分重叠；去除所述第二掩膜层以及牺牲层；以硬掩膜层为掩膜，同时刻蚀第一开口和第二开口，形成设定深度的第一沟槽和第二沟槽，其中，第一沟槽暴露出掩埋绝缘层，第二沟槽暴露出顶层硅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110218591.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
