[发明专利]读写控制电路

摘要

一种读写控制电路，用于防止当CPU插接至CPU插槽时通过系统管理总线来更改数字集成芯片的参数，CPU插槽包括一存在信号引脚，读写控制电路包括一PMOS管、一NMOS管、第一至第二电源及第一至第三电阻，第一电阻的一端与第一电源相连，另一端通过第二电阻接地，CPU插槽的存在信号引脚及NMOS管的栅极均连接于该第一、第二电阻之间的节点，源极接地，漏极通过第三电阻连接于第二电源，第四电阻的一端与NMOS管的漏极相连，另一端与PMOS管的栅极相连，PMOS管的漏极与数字集成芯片相连，源极连接至系统管理总线的数据传输线。本发明读写控制电路避免了错误的更改集成芯片的参数而导致数字集成芯片的损坏。

主权项

一种读写控制电路，用于防止当CPU插接至CPU插槽时通过系统管理总线来更改数字集成芯片的参数，该CPU插槽包括一存在信号引脚，当所述CPU插接至CPU插槽时，所述存在信号引脚为低电平，当所述CPU未插接至CPU插槽时，所述存在信号引脚为高电平，其特征在于：该读写控制电路还包括一第一电子开关、一第二电子开关、第一至第二电源及第一至第三电阻，该第一电阻的一端与第一电源相连，另一端通过第二电阻接地，该存在信号引脚及该第二电子开关的第一端连接于该第一、第二电阻之间的节点上，第二电子开关的第二端接地，第二电子开关的第三端通过该第三电阻连接于该第二电源，该第四电阻的一端与该第二电子开关的第三端相连，该第四电阻的另一端与该第一电子开关的第一端相连，该第一电子开关的第三端与该数字集成芯片相连，该第一电子开关的第二端连接于该系统管理总线的数据传输线，当该CPU未插接至CPU插槽时，该第一及第二电子开关均导通；当该CPU插接至CPU插槽时，第一及第二电子开关截止，该系统管理总线的数据传输线与该数字集成芯片的连接断开。